

基于 FPGA 的 PCI Express 传输设计



重庆大学硕士学位论文 (学术学位)

学生姓名：李经章

指导教师：张 玲 教 授

专 业：信号与信息处理

学科门类：工 学

重庆大学通信工程学院

二〇一二年四月

The Design of PCI Express Transmission Based on FPGA



A Thesis Submitted to Chongqing University
in Partial Fulfillment of the Requirement for the
Master's Degree of Engineering

By
Li Jingzhang

Supervised by Prof. Zhang Ling
Specialty: Signal and Information Processing

College of Communication Engineering of
Chongqing University, Chongqing, China

April, 2012

摘 要

PCI Express(PCIE)总线作为第三代 IO 总线技术,因其具有传输带宽高、全新的点对点互连架构和对 PCI 总线高度兼容等优点已在计算机平台中获得广泛应用。为充分发挥 PCIE 总线的优点,推广 PCIE 总线在嵌入式系统等场合的应用,本文设计了一款基于 FPGA 的 PCIE 数据传输系统,为应用 PCIE 进行数据传输提供了一种新的低成本方案。

本文在对 PCIE 协议深入研究的基础上,采用自顶向下的设计思想,对 PCIE 数据传输系统进行顶层设计和模块划分,根据 PCIE IP 接口完成 PCIE 数据传输系统应用层的 RTL 级描述、仿真及验证,分析了其仿真和验证结果,并对系统进行实际测试。论文主要包括以下几方面的内容:

首先,对 PCIE 协议规范进行全面详细的研究,在透彻理解 PCIE 协议的基础上,分析 PCIE 纯粹端点设备的实现条件,选定系统开发平台,按照自顶向下的设计思想,对 PCIE 数据传输系统进行顶层设计和模块划分。

其次,利用 Quartus II 工具对 PCIE IP 进行例化并分析 IP 接口,采用 Verilog HDL 对所划分的 PCIE IP 配置模块、PCIE 应用层辅助模块、PCIE 应用层核心模块进行 RTL 级设计。其中 PCIE IP 实现了 PCIE 协议功能,通过 64 位 Avalon-ST 接口和应用层进行数据通信;PCIE IP 配置模块实现了 PCIE IP 配置信号采集功能和通过 LMI 接口配置 PCIE 配置空间错误报告能力寄存器功能;PCIE 应用层辅助模块实现了接收端口转换、发送端口转换、接收数据缓冲和 MSI 缓冲功能;应用层核心模块实现了 Rc_slave 和链式 DMA 数据传输功能。论文在 DMA 基础上实现了链式 DMA 功能,减少了数据传输对 CPU 资源的占用,大大提高了传输效率。

最后,对所设计的 PCIE 数据传输系统整体进行仿真测试。搭建仿真测试平台,对系统整体进行功能仿真,将综合适配后的电路下载到 FPGA 中进行时序验证,在 PC 机上利用软件对系统进行实际测试,并对相关仿真测试结果进行分析。

基于 FPGA 的 PCIE 数据传输系统的仿真和测试结果表明,系统各模块逻辑功能均达到设计要求,PCIE 数据传输系统可通过 Rc_slave 和链式 DMA 两种模式和 PC 机主存储器交换数据,DMA 读速度达 173MB/S,DMA 写速度达 207MB/S。本设计为利用低成本 FPGA 实现 PCIE 数据传输提供有效可行的实现方案,推广了 PCIE 总线的应用范围,具有很好的应用前景。

关键词: PCI Express, 链式 DMA, PCIE IP, FPGA

ABSTRACT

As the third generation IO bus technology, PCI Express(PCIe) has a lot advantage such as high transmission bandwidth, new interconnect architecture, highly compliable for PCI bus,etc and so been widely used in computer platform. In order to give full play to the advantages of PCIe bus, promote PCIe bus to be applied in embedded system, this article designs a PCIe data transmission system based on FPGA, provides a new low cost solution for PCIe data transmission.

This article employs the idea of top-down design to conduct the top-level design of PCIe data transmission system and module division on the basis of in-depth studies about the PCIe protocol specification. Finally this study completes the RTL description, simulation and verification of PCIe data transmission system application layer, carries out the analysis of the simulation results and tests the system practically. This article includes the following aspects:

First of all, this article carries out in-depth studies about the PCIe protocol, alalyzes the condition of PCIe native endpoint device implmention, selects the development platform, and then conducts the top-level design of PCIe data transmission system and module division on the basis of in-depth understanding of PCIe protocol.

Secondly, this study configures the PCIe IP in Quartus II integrate development environment and introduces the interface of PCIe IP, and then employs Verilog HDL to RTL design of PCIe IP configuration module, support module of application layer, core module of application layer. The PCIe IP realizes function of PCIe protocol which communicates with application layer through 64bit Avalon-ST interface. PCIe IP configuration module realizes the sampling of PCIe IP configuration signals and configuration of PCIe error report capability register in configuration space through LMI interface. The support module of application layer realizes receiving and transmitting interface transformation, receiving interface buffer and MSI buffer. The core module of application layer realizes the data transmission function in Rc_slave and chaining DMA way. This article realizes the chaining DMA data transmission function on the basis of DMA, reduces consumpustion of CPU resource, greatly improves the efficiency of data transmission.

Finally, it draws up simulation and tests for PCIe data transmission system. This

article builds the testbench of system, which is used for function simulation of whole system. Compiles the whole design and uses the circuit been generated to configures the FPGA to verify the design time sequence. Run the test program on PC to test the system in practical. Analyze the result of simulation and test.

Through the thorough analysis of the simulation and test results of PCIE data transmission system, it's indicated that each module of IP core logic functions meets requirements of the design. System can exchange data with PC main memory in Rc_slave and chaining DMA way, the DMA read speed archives 173MB/S and the DMA write speed archives 207MB/S. This design provides feasible and effective implementations for PCIE data transmission using low cost FPGA, promotes the PCIE bus range of application and has good prospects.

Key words: PCI Express, chaining DMA, PCIE IP, FPGA

目 录

中文摘要.....	I
英文摘要.....	III
1 绪 论.....	1
1.1 课题研究背景及意义.....	1
1.1.1 PCI Express 技术的产生及特点	1
1.1.2 课题研究意义	2
1.2 国内外研究现状.....	3
1.3 论文的结构安排.....	4
2 PCI Express 协议介绍.....	5
2.1 PCI Express 结构体系简介.....	5
2.1.1 PCI Express 总线拓扑结构	5
2.1.2 PCI Express 总线协议分层	6
2.1.3 PCIE 总线事务介绍.....	7
2.2 PCI Express 数据传输.....	8
2.2.1 PCI Express 各层包结构	8
2.2.2 PCI Express 数据传输路由	12
2.2.3 传输类别、虚通道和仲裁	15
2.3 PCI Express 中断.....	16
2.3.1 消息信号中断	17
2.3.2 虚拟 INTx 信号中断.....	18
2.4 PCI Express 的配置.....	20
2.4.1 PCIE 的配置空间.....	20
2.4.2 PCIE 的配置访问机制.....	21
2.5 复位、电源管理和电气特性.....	25
2.5.1 复位	25
2.5.2 PCI Express 电源管理	26
2.5.3 电气特性	28
2.6 本章小结	29
3 系统整体方案设计.....	31
3.1 开发平台介绍	31
3.2 系统设计流程.....	32

3.3 系统顶层设计	34
3.4 本章小结	36
4 系统子模块设计	37
4.1 PCIE IP 模块	37
4.1.1 PCIE IP 结构及例化	37
4.1.2 PCIE IP 接口	39
4.2 PCIE IP 配置模块	44
4.2.1 配置信号采集模块设计	44
4.2.2 LMI 配置模块设计	45
4.3 PCIE 应用层辅助模块	46
4.3.1 接收端口转换模块设计	47
4.3.2 接收缓冲模块设计	48
4.3.3 发送端口转换模块设计	49
4.3.4 MSI 中断缓冲模块设计	50
4.4 PCIE 应用层核心模块	51
4.4.1 Rc_slave 模块设计	51
4.4.2 链式 DMA 模块设计	54
4.5 本章小结	59
5 验证与测试	61
5.1 功能仿真	61
5.2 FPGA 验证	62
5.3 实际测试	64
5.4 本章小结	66
6 总结与展望	67
6.1 论文总结	67
6.2 下一步工作展望	68
致 谢	69
参考文献	71
附 录	73
作者在攻读硕士学位期间发表的论文目录:	73
作者在攻读硕士学位期间参与课题及成果:	73

1 绪 论

1.1 课题研究背景及意义

1.1.1 PCI Express 技术的产生及特点

随着社会和科技的发展，人们不断地对计算机系统性能提出更新的、更高的或者说更苛刻的应用需求，即对计算机系统性能的追求是无止境的。对应到计算机系统的硬件体系结构上，要求系统总线数据传输速率更高和响应时间更短。系统总线包括处理器总线和 IO 总线，而 IO 总线是通用总线，用于硬件平台中外围设备的互联和外围设备与主存储器的互联通信，是计算机计算平台的骨架。IO 总线协议决定了计算机系统的硬件架构与配置，其性能与指标直接影响计算机 IO 子系统的数据传输和处理能力。

IO 总线的发展历程可划分为三代^[1]。第一代 IO 总线包括 ISA、EISA、MC 和 VESA。1984 年，IBM 在其 PC/AT 结构微机中推出 ISA 总线，也称为 AT 总线。ISA 总线宽度为 16bit，数据传输速率约为 5MBps。在当时的计算机结构中，系统存储器(主存)和外围设备都挂连在此总线上，还没有“IO 总线”的概念。1989 年，在 ISA 总线的基础上推出 EISA 总线，仍采用 PC/AT 结构并将数据总线和地址总线宽度均加宽为 32bit，数据传输速率升至 33MBps。视频电子标准协会于 1992 年推出了 VESA 总线，其地址和数据总线宽度均为 32bit，总线时钟频率为 33MHz，数据传输速率可达 132 MBps。区别于 PC/AT 结构，VESA 总线通过桥芯片连接到处理器子系统的局部总线上，是 PC 系统中第一个局部总线。第一代 IO 总线受限于实现环境，信号的时序和功能都与相关处理器信号关系紧密，几乎是处理器信号的延伸和扩展，一些信号还与主板上的某些硬件资源有关系。

第二代 IO 总线包括 PCI(Peripheral Component Interconnect)、AGP 和 PCI-X。PCI 总线的实现不再受制于系统所使用的处理器，是一个规定标准的局部外围总线，通用性更强。在基于 PCI 总线结构的计算机系统中，主存储器挂连在系统主桥上，而 PCI 总线用于外围设备的互联，开始称之为 IO 总线。1995 年推出的 PCI2.0 总线时钟频率达 66.6 MHz，数据传输率达 266 MBps（数据总线扩展为 64 位可达 533 MBps），2002 年推出的 PCI-X2.0 的总线时钟频率达到了 133 MHz，借助 Quad Data Rate 技术，数据传输速率可达到 4.26 GBps。

第一代和第二代 IO 总线都是并行数据传输总线，总线包含多条地址线、数据线和控制线，总线上可下挂多个外围设备，称为多下挂式（Multi-Drop）总线。由于下挂设备通过相同的总线挂连到系统中，总线的带宽也由多个设备共享。若在并行总线上挂接多个高速设备，为了满足这些设备对总线带宽的要求，必须提高

总线时钟频率，但受限于总线信号完整性的要求，频率越高，总线上能够挂连的设备也越少。为了满足设备日益增长的带宽要求，必然要求提出定义新总线结构的要求。

Intel 于 2001 年提出 PCIE(PCI Express)总线技术，PCIE 作为第三代 IO 总线标准，采用串行数据传输和点到点互连技术，由于点点互连结构中各设备并不共享总线带宽，大大提高了总线传输带宽，满足了当时及现在以至将来一段时间的高速设备对总线带宽的需求。PCIE1.0 支持单条通路在两个方向(读写)上的数据传输率均达 2.5Gbps(按照 PCI 总线带宽计算为 5 Gbps)，由于数据传输中每个字节编码为 10bit，两个方向上的理论带宽均达 250M GBps^[2]。和 PCI 总线相比，PCIE 具有以下几个特点：

① 串行差分传输

PCIE 采用串行差分传输模式，每条通路上有两对 LVDS 差分数据线，一对负责对外发送数据，另一对对内负责接收数据，每对差分线上数据传输率均为 2.5Gbps。在提供足够传输带宽的同时，大大减少了设备间的连线，方便实现设备互连。

② 点到点互连

与 PCI 的共享总线式结构不同，PCIE 采用了点到点互连的结构，意味着每个设备都有独立的链路系统与系统相连，因此系统可为所有设备分配独立的通道资源，保证每个设备真正占有的带宽，可实现各设备同时与系统进行高速数据传输。

③ 带宽灵活

一条 PCIE 链路可根据实际需要灵活配置成 x1、x2、x4、x8、x16、x32 个并行的数据通路，每条通路在两个方向上都提供 2.5Gbps 的带宽，满足不同设备的带宽需求。

④ 软件与 PCI 兼容

PCIE 总线结构将一条链路视为一条总线，采用与 PCI 相同的使用模型和读写通信模型，从而从地址空间、配置机制及软件上保持与 PCI 总线的兼容，原有 PCI 总线系统的设备驱动程序可不经修改移植到 PCIE 总线系统中使用。

1.1.2 课题研究意义

随着计算机技术和微电子技术的飞速发展，传统的 PCI 总线技术已经远远无法满足当前和未来高性能计算机或网络设备对高速 IO 通信带宽的需求，IO 设备互连技术和总线架构正在发生重大技术革新。相对第二代总线技术和已出现的其他高速互连技术，PCIE 具有鲜明的技术优势，不仅全面解决 PCI 总线技术面临的种种问题，同时保留了其最有用的读写通信模型，在软件上实现了对 PCI 总线的完全兼容^[3]。由于 PCIE 总线的诸多优点，自推出以来迅速得到了业界的广泛认可与

普及，被公认为下一代总线标准。经过数年的发展，PCIE 总线已成为事实上的第三代 IO 总线标准，不仅被广泛的应用于台式机、笔记本电脑和服务平台，还延伸到网络设备和嵌入式设备的设计中。

在传统的计算机平台中，PCIE 总线渐已成为主流总线，二代总线中与图形设备（显示卡）相连的高速 AGP 总线也已被 PCIE x16 总线取代。目前常见的 PCIE 系统实现方案有两种，ASSP 方案和 FPGA 方案。ASSP 方案采用专用集成芯片来实现 PCIE 功能，实现成本较低，但功能单一，集成度低，功耗高。FPGA 方案可避免 ASSP 方案的缺点，但是 FPGA 芯片比较昂贵，实现成本比较高

由于传统的计算机平台结构相对固定，标准化程度较高，芯片功能确定且单一，PCIE 总线技术的实现多采用专用集成芯片 ASSP 来实现，易于批量生产。而在网络设备和嵌入式设备中，由于结构形式多样化，采用专用集成芯片 ASSP 来实现 PCIE 数据传输势必会有功能单一、灵活性低的缺点，从另一方面讲也降低了系统集成度，增加了系统实现成本。

通过对现有 PCIE 实现方案的分析，并结合最新的发展技术，论文采用 Altera 公司 09 年推出的低成本系列 FPGA Cyclone IV GX 实现 PCIE 总线数据传输，有效克服了传统方案 ASSP 实现的缺点，利用 FPGA 可编程的特性可大大提高系统实现的灵活性，提高系统的集成度和稳定性，充分降低系统成本^[4]。论文设计可在网络设备和嵌入式设备(如各类数据采集卡)中获得广泛应用，具有很高的学术研究和广泛的市场前景。

1.2 国内外研究现状

由于 PCIE 具有鲜明的技术优势，全面解决了总线技术发展中的带宽问题，同时最大限度保留了对 PCI 总线技术的兼容性，PCIE 在问世之初就受到了业界的普遍欢迎，并成为研究热点。在 PCIE 的传统应用领域计算机平台中，PCIE 已获得了广泛应用，全面取代 PCI、AGP 等第二代总线技术，成为当今计算机平台中的主流总线技术。

随着网络设备和嵌入式设备对总线带宽需求的不断增长，PCIE 在网络设备和嵌入式设备中的应用研究也被提上日程。TI 公司在 2005 年 8 月发布了分离 PCIE 物理层(PHY)芯片，该芯片支持 PCIE 1.1 标准，可完全兼容其他 PCIE 应用，为设计者提供了更大的灵活性^[5]。IBM 推出了最高数据传输率可达 5Gbps 的 Hss(High speed serdes)硬核产品，在业界处于领先水平，但受限于制作工艺的要求，只能由 IBM 公司生产制造。FPGA 生产厂商 Xilinx 在其推出的高端产品 Vertex 系列 FPGA 部分型号中集成了高速收发器(PCIE 通信难点)模块，数据传输速率达 3.125Gbps，用来支持 PCIE 数据传输^[6]；Altera 公司也在其高端产品 Stratix 系列部分型号中集

成了 PCIE 软硬核。2009 年，Altera 公司将 PCIE 硬核集成到了其低成本 FPGA 系列 CycloneIV GX 中，进一步推广 PCIE 总线技术在嵌入式设备中的应用。近年来，著名嵌入式处理器生产厂商 TI 和 Marvell 在其推出的应用处理器芯片中集成 PCIE 模块，极大的促进了 PCIE 总线的普及应用。

目前国内对 PCIE 总线技术的研究也在不断发展中，哈尔滨工业大学、电子科技大学和东南大学等高校以及一些科研院所等单位已经介入对 PCIE 协议尤其是高速串口通信进行研究，国内对高速串行总线的研究成果也已形成系列，可用来支持 PCIE 和万兆以太网数据等数据传输且具有良好的性能^[7]。商业方面，近年市场上出现了国产的 PCIE 通用接口芯片，标志着我国对 PCIE 的研究进入了一个新的阶段。

1.3 论文的结构安排

论文组织结构安排如下：

第一章 绪论，本章阐述了本论文的研究背景和意义、介绍了 PCIE 总线技术的国内外研究现状。

第二章 PCIE 协议介绍，本章介绍了 PCIE 的体系结构、PCIE 协议分层，同时介绍了 PCIE 数据传输模型、PCIE 配置机制和复位、电源管理和电气特性等内容。

第三章 系统整体设计方案，介绍了系统开发平台、设计流程以及对系统进行功能划分并将系统模块化。

第四章 系统设计子模块介绍，本章具体介绍了系统的各个模块设计，重点就各子模块的设计思路 and 实现进行详细介绍。

第五章 验证与测试，搭建仿真测试平台，采用 ModelSim 仿真工具对设计整体进行功能仿真，然后进行 FPGA 的综合验证，最后在 PC 环境中利用测试软件对实际传输速度进行测试。

第六章 总结与展望，对论文所做具体工作进行了总结，针对当前系统的不足之处对下一步工作展望进行了阐述。

2 PCI Express 协议介绍

本章对 PCI Express 协议进行了全面阐述。详细研究 PCIE 体系的分层、拓扑和数据传输模型，并着重分析 PCIE 端点的功能和数据传输方式。通过对 PCIE 协议的深入研究和分析，明确 PCIE 端点设备的设计内容和要求。

2.1 PCI Express 结构体系简介

PCIE 设备按照一定的拓扑连接构成总线的结构，设备与设备通过协议规定的事务包进行通信。PCIE 设备在垂直方向上又可分为应用层、事务层、数据链路层和物理层，协议规定每层实现的功能，各层功能配合实现设备的 PCIE 数据传输功能。

2.1.1 PCI Express 总线拓扑结构

PCIE 设备主要包括根复合体(Root Complex)、交换开关(Switch)、端点(Endpoint)、PCIE 到 PCI/PCI-X 的桥等^[8]。基于 PCIE 的系统拓扑结构如图 2.1 所示




图 2.1 PCIE 拓扑结构图

Fig.2.1 Structure of PCI Express topology

根复合体是将 CPU 和主存储器连到 PCIE 总线结构的设备，相当与 PCI 总线系统中的北桥。根复合体内部有一条虚拟 PCI 总线，总线号为 0，可从该总线上引出一或多个 PCIE 端口，每个端口可以通过 PCIE 链路和交换开关或者端点设备相连。根复合体能代表 CPU 启动 PCIE 事务；能在端口上接收来自 PCIE 设备访问主存储器的请求，并将之前推入主存储器；也可将实现事务在各个端口之间的路由。

交换开关是一个具有 2 个或 2 个以上端口的设备，每一个端口可引出一条 PCIE

链路，用于系统中多设备的互联从而形成 PCIE 树状结构。交换开关可以实现事务在各个端口之间的路由。交换开关内部也可以抽象为一条虚拟 PCI 总线，该总线与上游端口及各下游端口均为一虚拟 PCI 桥(逻辑桥)，各桥都采用 PCI 类型 01 配置空间头标，配置和枚举软件在系统引导时检测并初始化头标寄存器。

端点是一个实现具体功能的设备，如显示卡、网卡和蓝牙设备等，是 PCIE 事务的请求者(启动事务)或完成者(响应事务)。端点可分为纯粹(Native)端点和传统(Legacy)端点。纯粹 PCIE 端点不支持 IO 和锁定事务；只支持 MSI 式的中断请求方法；对可预取的存储器地址空间必须支持 64 位存储器寻址，不可预取的存储器地址空间允许映射到 PCIE 低 4GB 区域。两种端点都使用 PCI 类型 00 配置空间头标，系统初始化过程中为每个设备分配一个设备 ID，设备 ID 由总线号、设备号和功能号组成。由于每条链路上仅能挂连一个设备，所以设备的设备号总是 0。

PCIE 到 PCI/PCI-X 桥设备是 PCIE 和 PCI/PCI-X 层之间的一个桥，通过该桥设备，原 PCI/PCI-X 总线和设备也纳入 PCIE 系统，PCI/PCI-X 总线随系统统一编号。

PCIE 总线支持与 PCI 相同的存储器和 IO 空间以及与 PCI 类似的配置空间。设备每个功能的最大配置空间从 PCI 设备的 256B 扩充到 4KB，且低 256B 与 PCI 配置空间定义相同，从而软件上保持与 PCI 兼容。

2.1.2 PCI Express 总线协议分层

PCIE 协议规定采用分层的结构实现 PCIE 数据传输功能，每个设备必须包含事务层、数据链路层和物理层，各层中按照数据流方向为发送和接收两功能块。从总体来看，各层中的发送功能块构成设备的发送部分，处理数据流向外的传输业务；各层中的接收功能块构成设备的接收部分，处理数据流向内的传输业务^[9]。PCIE 设备的分层结构示意图如图 2.2 所示。

在设备的发送部分，事务层根据来自设备核和应用程序的信息组建 TLP(事务层包)，贮存在虚通道的发送缓冲器里，等待推向下层；在数据链路层，在 TLP 上再串一些序号和 CRC 校验附加信息，形成 DLLP(数据链路层包)；在物理层，在 DLLP 上添加起始(Start)帧字符和结束(End)帧字符，对物理层包(PLP，也称为有序集)进行 8B/10B 编码，差分发送出去。设备的接收部分逆向相反地进行该过程实现数据的接收功能。

设备的应用层也称设备核，如以太网控制器和 SCSI 控制器等，主要实现了设备的核心功能。应用层为事务层启动事务生成 TLP 提供所必需的信息，这些信息包括事务类型、地址、要传送的数据量、数据、传输类别和消息索引等，同时应用层也接收事务层送来的这些信息。




图 2.2 PCIE 协议分层示意图

Fig.2.2 The schematic diagram PCI Express specification hierarchy

事务层按照数据传输方向分为发送和接收两部分，分别负责组建 TLP 和拆解 TLP。PCIE 协议规定了设备的事务层完成了数据传输过程中的流控制，即接收设备周期性地向发送设备发送流控制包 FCx DLLP，发送者根据流控制包中包含的流控制信用量(Credit)信息，在接受者有足够缓冲空间时才向其发送 TLP。事务层以传输类别(TC)、虚通道(VC)、TC/VC 映射以及优先级仲裁为数据传输提供服务质量(Quality of Service, QoS)，同时完成事务排序防止产生潜在的死锁和活锁。事务层按照系统软件的规定支持 ACPI/PCI 电源管理，设备的配置空间也与事务层联系在一起。

数据链路层主要功能是保证 TLP 传输过程中的数据完整性，数据链路层采用 CRC 冗余校验检验接收包中数据，并采用 ACK/NAK 应答机制保证数据无误传输。数据链路层负责生成和解析数据链路层包 DLLP，DLLP 具有多种类型，用于对接收包的应答以及有关电源管理和流控制方面的功能。

物理层可分为逻辑物理层和电气物理层。逻辑物理层与数据链路层直接相连，包含对包进行乱序编码和逆处理的数字电路，电气物理层是物理层与链路的模拟接口，由各通路差分信号的驱动器和接收器组成。物理层除了组装和解析物理层包 PLP 外，还完成了链路训练和初始化、链路电源管理等功能。

2.1.3 PCIE 总线事务介绍

PCIE 设备之间的数据传送是以事务组织的，事务的执行或者完成是由发送和接收事务包来具体实现。根复合体和端点之间以及端点与端点之间都可发起传送事务。PCIE 事务可分为四种：存储器事务、IO 事务、配置事务和消息事务^[10]。根

据是否需要完成者回复 TLP 给请求者可将事务分为非转发(non-posted)事务(需要完成者回复 TLP)和转发(posted)事务，其中非转发事务需要接收者对其进行回复。PCIE 各种事务对应的 TLP 包如表 2.1 所示。

表 2.1 PCIE 事务列举
Table2.1 PCI Express transaction list

事务类型	TLP 类型	完成包类型
Memory Read(存储器读)	MRd(存储器读请求)	CplD
Memory Write(存储器写)	MWr(存储器写请求)	无
Memory Read Lock (存储器读锁定)	MRdLk(锁定存储器读请求)	CplDLk/ CplLk
IO Read(IO 读)	IORd(存储器读请求)	CplD/ Cpl
IO Write(IO 写)	IOWr(IO 写请求)	Cpl
Configuration Read(配置读)	CfgRd0/ CfgRd1(配置读请求)	CplD
Configuration Write(配置写)	CfgWr0/ CfgWr1(配置写请求)	Cpl
Message(消息)	Msg(不带数据消息请求)	无
	MsgD(带数据消息请求)	无

2.2 PCI Express 数据传输

PCIE 协议明确的规定了协议的分层结构，为各层分配了相应的功能以及不同的包结构，数据传输时各层紧密协作，完成了事务的路由以及流控制等功能，保证事务包在总线上高速正确传输。为了给紧要程度不同的事务流穿过 PCIE 线路结构时提供相应的带宽和等待时间，协议通过传输类别、虚通道和仲裁等机制为数据传输提供服务质量。

2.2.1 PCI Express 各层包结构

对应于 PCIE 设备各层的功能，协议定义了三种包结构。事务层包(TLP)产生与事务层并在事务层得以处理，数据链路层包(DLLP)产生与数据链路层并在数据链路层得以处理；物理层包(PLP，也称为有序集)在物理层产生并在物理层得以处理。

① 事务层包结构

事务层包 TLP 结构如图 2.3 所示。其中头标和数据区(也称为数据载荷，有些 TLP 没有数据区)是 TLP 的核心部分，由事务层根据软件层/设备核送来的信息构建，事务层还可计算出头标和数据区的端-端 CRC 字段(32bit)，被称为 ECRC，并添加到包上。ECRC 字段是可选的，主要用在 TLP 的最终目标设备事务层检查 TLP 头标和数据区中的 CRC 错误。若接收设备式交换开关，则根据 TLP 头标的地址信

息将该包从交换开关的一个端口路由到另一个端口，不允许交换开关修改 ECRC。若接收设备是 TLP 的最终目标设备，则在事务层检车 TLP 头标和数据区的 ECRC 并校验，若无误则将头标和数据上推至设备核/软件层。



图 2.3 TLP 结构图

Fig.2.3 Structure of TLP

TLP 头标的长度为 3DW(Double Word，双字，4 个字节)或 4DW，格式和内容随事务类型而变化，图 2.4 表示 TLP 头标的结构，其中的阴影部分示出了头标的通用字段，其中标记为 R 的字段为保留字段，应置为 0。




图 2.4 TLP 头标结构图

Fig.2.4 Structure of TLP header

头标格式 Fmt 和类型 Type 规定了事务的类型、头标长度和是否有数据载荷，具体如表 2.2 所示；传输类别 TC 表示 TLP 的传输类别编号，其中 TC0 是默认的种类，TC1~TC7 用来要求设备为 TLP 提供不同的服务质量；TD 位为 1 时表明 TLP 包含 ECRC；错误和中毒位为 1 表明允许 TLP 正常传输完成但 TLP 所带数据视为无效；属性 Attr 字段中的位 5 为 1 时表明使能 PCI-X 式的宽松排序，位 4 为 1 表明不要求系统硬件去监听处理器 Cache，否则要求 PCI 式的监听 Cache。长度 Length 表明 TLP 的数据载荷长度，以双字为单位，TLP 的最大数据长度为 1024DW(4KB)。First DW BE 和 Last DW BE 中的四位分别对应数据载荷的第一个 DW 的 4B 和最后一个 DW 的 4B，为 1 时表明相应字节有效。

表 2.2 TLP 头标中格式和类型的编码说明

Table 2.2 Format and Type coding in TLP header

TLP 类型	Fmt[1:0]	Type[4:0]
存储器读请求(MRd)	00=3DW、无数据 01=4DW、无数据	0 0000
锁定存储器读请求(MRdLk)	00=3DW、无数据 01=4DW、无数据	0 0001
存储器写请求(MWr)	10=3DW、带数据 11=4DW、带数据	0 0000
IO 读请求(IORd)	00=3DW、无数据	0 0010
IO 写请求(IOWr)	10=3DW、带数据	0 0010
Type0 配置读请求(CfgRd0)	00=3DW、无数据	0 0100
Type1 配置读请求(CfgRd1)	00=3DW、无数据	0 0101
Type0 配置写请求(CfgWr0)	10=3DW、带数据	0 0100
Type1 配置写请求(CfgWr1)	10=3DW、带数据	0 0101
消息请求(Msg)	01=4DW、无数据	1 0rrr*
带数据的消息请求(MsgD)	11=4DW、带数据	1 0rrr*
完成(Cpl)	00=3DW、无数据	0 1010
带数据的完成(CplD)	10=3DW、带数据	0 1010
锁定完成(CplLk)	00=3DW、无数据	0 1011
带数据的锁定完成(CplDLk)	10=3DW、带数据	0 1011

* rrr 是路由方式字段。

除了上面介绍的通用字段外，各种 TLP 根据类型还有不同的非通用字段，限于篇幅，此处不一一介绍。图 2.5 以 4DW 存储器读请求的头标结构说明非通用字段的使用，其中 Requester ID 用来标识事务的请求者，以便对应的完成能够返回，在 Requester ID[15:0]中，[15:8]为总线号，[7:3]为设备号，[2:0]为功能号。标签 Tag 字段用来标识由请求者发出的未完成的非转发事务的请求序号，以便相应的完成返回时带有与原请求相同的序号，请求者将事务包与相应挂起的请求对号，解除对应的挂起请求。




图 2.5 4DW MRd TLP 头标结构图

Fig.2.5 Structure of 4DW MRd TLP header

② 数据链路层包结构

数据链路层包 DLLP 源自发送设备的数据链路层，终至链路另一端设备的数据链路层。当 TLP 在两个设备之间移动时，DLLP 和 TLP 在链路上交替运送，保证 TLP 包在穿过本链路段路程中的完整性和正确性。数据链路层也是用 DLLP 参与链路初始化和电源管理的工作。

DLLP 的总长度为 8B，其中包含 1B 的起始符号和 1B 的结束符号，其余 6B 为 DLLP 的通用格式，DLLP 的结构如图 2.6 所示。




图 2.6 DLLP 结构图

Fig.2.6 Structure of DLLP

DLLP 可以分为 4 种类型，分别是对事务层包 TLP 的应答包 Ack/Nak DLLP、用于电源管理的 DLLP、用于流控制的 DLLP 和厂商自定义 DLLP。其中与数据传输功能相关的主要是对事务层包 TLP 的应答包 Ack/Nak DLLP 和流控制包 DLLP，前者主要用于对接收到的相应序号 TLP 包完整性进行肯定或否定，如果发送端接收到 Ack DLLP 则将相应序号 TLP 从再次发送缓冲区中清除，如果发送端接收到 Nak DLLP 则重新发送对应序号的 TLP；流控制包由接收端周期性的向发送端发送，以告诉发送端接收缓冲器流控制信用量(Credit)信息(即接收缓冲器中的可用空

间), 从而实现 TLP 发送过程中的流控制。

③ 物理层数据包结构

物理层包 PLP 也称有序集(Order-Set), 源自发送设备的物理层, 终至链路另一端接收设备的物理层。PLP 仅限于两个相邻设备之间使用, 不能通过交换开关。PLP 大小为 4B 的整数倍, 起始为 1B 的 COM 字符, 后面跟 3 个或多个字节的其他字符, 这些字符定义 PLP 的类型和其他信息。不同的 PLP 有不同的用途, 用于链路训练、时钟偏移补偿、链路电源管理等^[11]。

2.2.2 PCI Express 数据传输路由

一个 PCIE 拓扑中包含许多独立的、点到点的链路, 把每个设备与它的一个或多个相邻设备连接起来, 为了保证任何一个设备发起的事务均能正确的传输, 需要建立一套完整严密的路由机制。由于 PCIE 设备功能设计不同, 其承担的路由功能也不尽相同。对于端点设备, 其路由功能仅限于接受或拒收传输过来的事务; 而对于交换开关, 不仅需要负责处理属于自己的传输业务, 还要负责处理其他的、从一个接口的入端口到另一个接口出端口的前推业务。

PCIE 路由基于事务类型、系统存储器(包括主存和各端点中的存储器)和 IO 地址分配等因素。为了保持与 PCI 即插即用的配置方法兼容, 系统上电后软件搜寻各个 PCIE 端点设备, 将存储器和 IO 资源分配给它们; 搜寻交换开关/桥设备, 对它们编程, 以便它们能以自己的名义前推事务。编程设置完毕后, PCIE 设备就会根据需要做好产生、接受、前推或拒收事务的准备。

PCIE 事务在请求者和完成者进行传输时, 用到了 4 种独立的地址空间: 存储器空间、IO 空间、配置空间和消息空间。每种地址空间的基本用法如表 2.3 所示。

表 2.3 PCIE 地址空间说明

Table2.3 PCIE address space

地址空间	事务类型	用途
存储器空间	读写	传输数据自/至系统存储器空间的某单元
IO 空间	读写	传输数据自/至系统 IO 空间的某单元
配置空间	读写	传输数据自/至与 PCI 兼容的、配置空间的某单元
消息空间	基本、厂商设定	通常用于带内的消息传递和事件报告

基于以上四种空间, TLP 在 PCIE 结构中传输有三种方式进行路由: 地址路由、ID 路由和隐含路由^[12]。各类 TLP 所使用的路由方法如表 2.4 所示。系统的路由设置设置完毕后, 事务被使能的情况下, PCIE 的各级设备就对传输的 TLP 头标进行译码, 使用配置空间里相关寄存器中的相关字段对 TLP 进行地址、ID 或隐含路由,

使 TLP 顺利到达完成者/请求者。

表 2.4 TLP 路由方法

Table2.4 TLP route mode

TLP 类型	路由方法
存储器读(MRd)、锁定存储器读(MRdLk)、存储器写(MWr)	地址路由
IO 读(IORd)、IO 写(IOWr)	地址路由
Type0 配置读(CfgRd0)、Type1 配置读(CfgRd1)	ID 路由
Type0 配置写(CfgWr0)、Type1 配置写(CfgWr1)	ID 路由
消息(Msg)、带数据的消息(MsgD)	三种路由均可
完成(Cpl)、带数据的完成(CplD)	ID 路由

① 地址路由

当 PCIE 端点设备收到 TLP 时,首先对 TLP 头标的 Fmt 和 Type 字段进行检查,若两个字段表明 TLP 使用地址路由,端点设备直接将包头标中的地址与其 Type0 配置空间头标区中的各个基址寄存器(BAR)进行对比,查看该事务包要寻址的地址空间是否属于本设备 BAR 所涵盖的范围,以决定接受还是拒收该包。

PCIE 交换开关设备在逻辑上呈现为两级 PCI 桥结构,如图 2.7 所示。图中的交换设备桥结构中包括一个连到上游原级链路的虚拟桥,一条内部总线以及挂在内部总线上的连到两个下游次级链路的虚拟桥,每个桥都有自己的 Type1 配置头标区。上游端口处虚拟桥的原级总线是上级链路,次级总线是内部总线;下游端口处虚拟桥的原级总线是内部总线,次级总线是下游链路。




图 2.7 交换开关路由功能示意图

Fig.2.7 The schematic diagram switch route function

交换开关若收到进行地址路由的 TLP，首先将包头标中的地址与其 Type1 配置头标区中的两个 BAR 值进行对比，若地址落在 BAR 涵盖的范围之内，则说明交换开关自身就是该 TLP 的完成者，交换开关接收该包。若包头标中的地址没有落在 BAR 涵盖的范围之内，则交换开关就检查基点/界限寄存器(根据事务的类型检查存储器或 IO 基点/界限寄存器)，若包的地址落在原级桥以及某个次级桥的基点/界限寄存器所规定范围内，则交换开关将该包推向这个次级桥接口下游的链路上，否则拒收该包；若该包的地址落在原级桥的基点/界限寄存器所规定的范围内，则交换开关将包推到另一个下游链路上，否则将包推到上游链路。

② ID 路由

ID 路由是根据设备功能在总线拓扑的逻辑位置(总线号、设备号、功能号)来进行的，主要有配置事务和“完成”事务使用，消息事务也可使用 ID 路由。为支持 ID 路由，每个 PCIE 设备中都设置有贮存设备总线号和功能号的寄存器，复位时该寄存器清零，每当设备在它的原级链路上检测到一个 Type0 配置写事务包时，它就从 TLP 头标的第 8~9 个字节“捕获”自己的总线号和设备号，并贮存入相应寄存器。在接收至少一个 Type0 配置写事务包以前，设备不会响应除配置周期以外的任何事务。

如果 PCIE 设备收到的 TLP 相关字段表明此 TLP 使用 ID 路由，PCIE 设备(包括端设备和交换开关)会按照如同地址路由的方式读取响应的总线号、设备号和功能号寄存器进行对比，并将 TLP 推至相应链路。

③ 隐含路由

PCIE 定义了一些消息 TLP 来表达中断、错误处理、电源管理等事件，这些事务路由固定且均需路由至根复合体，PCIE 为这些事务提供了隐含路由的路由方式。只有消息事务可以使用隐含路由。

隐含路由建立在 PCIE 设备对上游和下游的传输情况以及在给定 PCIE 拓扑的顶部只有一个根复合体的情况均知晓的基础上，有了这些信息，对某些消息事务包就不必分配地址，允许这些消息事务包在不含地址和 ID 的情况下进行特定路由。由于根复合体的特殊地位和功能，对大多数消息事务来说，根复合体既是发源地又是完成者。

如果 PCIE 端点设备接收到隐含路由的 TLP，则端点设备检查该包头标路由字段 Type[2:0]所指定的目标是否合适，端点设备可以接受广播消息和终止于该设备的消息，但不会接受隐含目标是根复合体的消息。如果交换开关接收到隐含路由的 TLP，其会根据消息的入端口将其向其下游每条链路进行广播(来自上游链路入端口)、路由到原级链路(来自次级链路入端口)或者接受该包(隐含目标为接收者)。

2.2.3 传输类别、虚通道和仲裁

PCIe 设备以传输类别(TC)、虚通道(VC)、TC/VC 映射以及优先级仲裁机制为 TLP 传输提供有区别的服务质量^[13]。传输类别对应 TLP 头标中的 3 位 TC 字段，由软件根据 TLP 的紧要程度设置。虚通道是设备端口中的 TLP 缓冲器，每个端口中可设置 1~8 个 VC 缓冲器，对应可编号为 VC0~VC7，每个编号的 VC 中可以缓冲若干个 TLP。PCIe 设备内部有逻辑电路负责将不同 TC 的 TLP 到推入到对应编号 VC 中，每个 TLP 只能被映射到一个 VC 中，使通过该端口的 TLP 在对应编号的 VC 缓冲器中排队送上链路。图 2.8 中描述了一个 TC/VC 映射的例子，发送设备 A 中的 TC/VC 映射寄存器被配置为 TC[2:0]映射于 VC0，TC[7:3]的 TLP 映射于 VC1，而接收设备 B 的 TC/VC 映射寄存器必须按此配置。假设 VC1 缓冲器比 VC0 缓冲器配置的优先级别高，经过仲裁逻辑仲裁，设备 A 会将 VC1 中的 TC 包先与 VC0 中的 TC0 包推上链路，当这些 TLP 包到达设备 B 时，设备 B 的 TC/VC 映射逻辑对各 TLP 中的 TC 进行译码，并将它们放入相应的 VC 缓冲器中，这样，带有 TC[7:3]标号的 TLP 包将比 TC[2:0]更优先地流过线路结构。




图 2.8 TC/VC 映射示意图

Fig.2.8 The schematic diagram TC mapping to VC

当不同 TC 号的包通过交换开关时，从多个入端口进来的、涌向同一个出端口的包将会竞争出端口的使用权，交换开关将对该出端口执行端口仲裁和 VC 仲裁保证传输服务质量。如图 2.9 所示，端口仲裁是对不同入端口上到达的、但映射到公共出端口的同一虚通道上的两个包进行仲裁，图中反映为对来自入端口 1 和 2 的、映射到出端口 0 的 VC0(VC1)上的两个 TC[2:0](TC[7:3])包进行仲裁，决定入端口的 TC[2:0](TC[7:3])包先进入端口 0 的 VC0(VC1)。端口仲裁可通过配置寄存器选择轮转的、加权轮转的或基于可编程时间的轮转仲裁方案。VC 仲裁发生在端口仲裁之后，是对已进入不同 VC 的、要从同一端口发送到链路上去的包进行仲裁。图中反映为对来自 VC0 和 VC1 的包进行仲裁，决定哪个 VC 号的包先推倒端口 0 外

的链路上。VC 仲裁可通过配置寄存器选择严格优先序的、轮转的或加权轮转的仲裁方案。




图 2.9 交换开关实现端口仲裁和 VC 仲裁示意图

Fig.2.9 The schematic diagram port arbitration and VC arbitration in switch

2.3 PCI Express 中断

在 PCIE 总线系统中，PCIE 设备向 CPU 提交中断请求不再采用 PCI 系统中的 INTx#边带(Side-Band)信号的方式，而采用带内(in-Band)方式实现。PCIE 协议规定了设备提交中断请求的两种途径，一种是从 PCI-X 开始实行的消息信号中断(Message Signaled Interrupt,MSI)，通过存储器写事务将中断向量写入根复合体的中断控制器，由根复合体通知 CPU 中断当前程序，并以平台专用的方式向 CPU 递交中断向量。另一种是使用中断消息事务向根复合体内的中断控制器提交中断请求，以中断消息模仿 PCI 兼容的中断信号，传达 INTx#信号的跳变情况，也称为虚拟 INTx#信号线。由于消息信号中断不必共享中断源，不需软件再去确认产生中断的设备，省去了识别中断向量的辅助开销，是中断效率较高的一种机制^[14]。

图 2.10 说明了两种中断方法的使用者，纯粹的 PCIE 设备必须使用 MSI 递交中断请求；传统端点设备也必须支持 MSI 中断方法，对 INTx 消息中断方法的支持是可选的；由于 PCI 系统中的设备只能用 INTx#信号提交中断，PCIE-PCI 桥必须支持 INTx 消息中断，代表 PCI 设备向根复合体提交中断。




图 2.10 PCIe 两种中断方式图

Fig.2.10 Two method of PCIe interrupt

2.3.1 消息信号中断

为支持 PCIe 设备提交 MSI 中断，每个 PCIe 设备在其配置空间里必须设有一个 MSI 能力寄存器组，通过这些能力寄存器组表明对 MSI 的支持。PCIe 协议定义了两种寄存器组格式，分别是 64 位存储器格式和 32 位存储器格式，如图 2.11 所示。纯粹的 PCIe 端点必须采用 64 位存储器格式。




图 2.11 MSI 能力寄存器结构图

Fig.2.11 Structure of MSI Capablity Registers

上述寄存器组中能力 ID 寄存器为 05H 且只读，用以表示是 MSI 能力寄存器组。当 PCIE 系统初始化时，调用初始化软件搜索诸能力寄存器组从而找到 MSI 能力寄存器组，为消息地址寄存器分配一个双字对界的存储器地址，将基本消息数据写入消息数据寄存器，修改消息控制寄存器中的 MSI Enable 位，使之能够产生 MSI 消息中断。PCIE 协议允许设备发送多条用于中断事件的消息，如果软件分配给设备的消息多于一条，则允许设备在为不同的时间产生中断请求时修改所分配的消息数据的低数据位，发送不同的 MSI 消息。

当一个 PCIE 设备需要产生一个中断请求送往处理器时，它执行存储器写事务，所写的数字是平台专用的，总是 1 个字长，写入消息地址寄存器中存放的存储器地址单元中。图 2.12 给出了 MSI 存储器写事务(64 位地址)头标和数据字段的内容。




图 2.12 MSI 存储器写事务包格式图

Fig.2.12 Format of MSI memory write packet

2.3.2 虚拟 INTx 信号中断

在 PCIE 系统中，有些设备例如 PCIE/PCI 桥下面的 PCI 设备，只能通过 INTx 信号向桥发送中断请求，由于 PCIE 不支持边带中断信号且桥也不知道 INTx#信号的当前发出者，所以桥用 INTx#虚拟线消息向中断控制器发信号，由中断控制器向 CPU 提交中断请求及相应向量号。另外在对系统引导过程中，MSI 中断子系统尚未初始化，在 OS 和引导设备的驱动程序安装之前，引导设备也必须使用传统的中断方法。

虚拟 INTx 信号中断是使用中断消息模仿 PCI 兼容的中断信号 INTx，即以虚拟 INTx 信号向根复合体的中断控制器提交中断请求，为系统中采用传统 PCI 中断方法的设备提供中断提交的途径。如图 2.13 所示，虚拟 INTx 信号中断需要两条 INTx 消息：设备先发送 Assert_INTx 消息，表明虚拟 INTx#信号有效(低有效)，告知上游设备 INTx 中断产生；进入中断服务程序后，设备再发送 Deassert_INTx 消息，表明虚拟 INTx#信号变无效，告知上游设备 INTx 中断解除。




图 2.13 虚拟 INTx 中断示意图

Fig.2.13 The schematic diagram virtual INTx interrupt

交换开关下不同的下游端口上的两个或多个传统 PCIE 设备，当这些设备同时向交换开关发来相同的 INTx 消息时，交换开关必须对这些 INTx 消息进行“线或”处理，以保证终端控制器观察到正确的虚拟 INTx#信号跳变。在图 2.13 中，假设交换开关下游的两个设备大约同时向交换开关发来 INTA 消息，经过交换开关“线或”处理后，从交换开关上游端口向根复合体发出的 INTA 消息及其时刻如图 2.14 所示，较晚的 Assert_INTA(1)因已有一个 Assert_INTA 消息被寄存且尚未否定被交换开关封锁不发；较早的 Deassert_INTA(2)因还有 Assert_INTA 消息尚未被否定也被交换开关封锁不发，这样就保证了中断控制器不会接收到两个相同的 Assert_INTAx 消息和 Deassert_INTx 消息。




图 2.14 交换开关对 INTx 消息“线或”处理示意图

Fig.2.14 The schematic diagram of INTx Signals are “wire-or” by switch

INTx 消息只能有传统 PCIE 端点或桥设备向上游设备方向发布，根复合体必须

跟踪每个下游端口这 4 条虚拟线的状态。当一个 PCIE 设备(如引导设备)同时支持 MSI 中断和 INTx 两种中断方式时,在给定的时间段里只能有一种机制被使能。在一般系统中,一旦加载进 OS,引导设备的 MSI 能力寄存器组被加载,MSI 使能位被设置为 1,设置了 MSI 使能位就禁止了设备使用 INTx 中断的能力,同时使能了提交 MSI 中断的能力。

2.4 PCI Express 的配置

根据设备的功能,每个 PCIE 设备具有 3 种类型地址空间:存储器、IO 和配置空间。设计设备时根据设备的用途和类型可选择是否实现存储器和 IO 空间及其大小,PCIE 协议不作具体规定;而配置空间是每个设备必备的,PCIE 协议详细规定了配置空间的布局结构与大小。本节介绍了 PCIE 设备的配置空间、配置访问机制和系统枚举过程。

2.4.1 PCIE 的配置空间

和 PCI 环境中一样,设备挂在总线上,设备可有单个或多个功能,含有两个或两个以上功能的设备称为多功能设备,多功能设备中的每个功能都提供一个单独可使用的机能。在单设备功能里,仅有的一个功能必为功能 0,在多功能设备里,必须有功能 0,而余下功能的编号是不要求顺序的。协议规定设备必须为每个功能都实现对应的配置空间。配置空间由配置寄存器组成,是设备硬件和软件进行联系和交互的区域,软件通过配置空间检测设备的存在和设备的功能并为设备分配系统资源(存储器、IO 和中断),对设备的各种能力进行选择 and 配置。

在 PCIE 系统中,总线号(8 位)、设备号(5 位)和功能号(3 位)组成了每一个功能的 16 位地址,也确定了每一设备中的每一功能在 PCIE 系统拓扑结构中的位置。每个功能有 4KB 的配置空间,如图 2.15 所示,包含 16 DW 配置头标区、48 DW PCI 设备专用寄存器及新能力寄存器组区和 960 DW 的 PCIE 扩展配置空间。

PCIE 配置头标区位于 4KB 配置空间的低地址处,PCIE 协议规定了两种类型头标区,桥设备采用类型 1 头标区,非桥设备采用类型 0 头标区。图 2.15 中给出了这两种头标区内的寄存器布局。

PCI 设备专用寄存器及新能力寄存器组区位于配置头标区上,其和头标区总共 256B,是 PCI 兼容配置寄存器区。在早期的 PCI 规范中此区域称为 PCI 设备关联区,内部放置的是设备专用的配置寄存器,因设备而异,新的规范中出现了一些新规定的配置寄存器,也被设置在本区域中。

PCIE 扩展配置空间区放置的是 PCIE 设备的一些可选的扩展配置寄存器。该去内的寄存器一般串联成寄存器组,寄存器组之间采用链表结构链接起来,链表中的第一个能力寄存器必须位于配置空间 100h 地址处,即扩展配置空间起始处。

目前主要有高级错误报告能力寄存器组、虚通道能力寄存器组、设备系列号寄存器组合电源预算能力寄存器组。




图 2.15 PCIe 功能配置空间结构图

Fig.2.15 Structure of PCIe function configuration space

2.4.2 PCIe 的配置访问机制

处理器上执行的配置软件负责检测和配置系统中的所有设备，但处理器一般不具有直接生成配置读和写事务的能力，由根复合体中的 Host-PCI 桥转换成配置事务并注入总线结构，也将配置事务完成传回处理器。发起配置事务的能力仅限于处理器/根复合体，PCIe 设备不能启动配置读或配置写。

PCIe 协议规定了 PCI 兼容的配置和 PCIe 增强的配置两种访问机制，不同种类的处理器的可以规定适合于各自的、实现配置访问的机制，使运行于处理器上的

配置软件能够激励产生根复合体产生的配置事务。

① PCI 兼容的配置访问机制

PCI 兼容的配置访问机制约定在根复合体内部的 Host-PCI 桥中设置两个 32 的 IO 端口，也称为 IO 寄存器，分别是配置地址索引端口 CONFIG_ADDRESS，占 IO 地址的 0CF8h~0CFBh，配置数据端口 CONFIG_DATA，占 IO 地址 0CFCh~0CFFh。CONFIG_ADDRESS 是处理器 IO 地址空间中的一个 32 位的寄存器，只有当处理器对该端口执行全 32 位的 IO 写操作时，Host 桥才会把这个 IO 写操作识别为写配置地址，并把所写的 32 位信息锁存于 CONFIG_ADDRESS 中。对这个 IO 端口的 8 位或 16 位操作都将被 Host 桥识别为普通的 8 位或 16 位 IO 访问，将之转化为 Host 桥本地 PCI 线上的 IO 事务。CONFIG_ADDRESS 的 32 位数据各字段的含义如图 2.16 所示。



图 2.16 CONFIG_ADDRESS 寄存器结构图

Fig.2.16 Structure of CONFIG_ADDRESS register

以图 2.17 所示的系统为例，图中根复合体内的 Host-PCI 桥里设置有总线号寄存器(图中以 Bus 表示)和下属总线号寄存器(图中以 Sub 表示)，Host-PCI 桥里的总线号寄存器总是硬连线到 0，所以 Host-PCI 桥的次级总线默认为总线 0。总线 0 上挂连了两个设备，均以虚拟 PCI-PCI 桥(P2P)，框内分别标出了它们的原级总线号寄存器(图中以 Pri 表示)、次级总线号寄存器(图中以 Sec 表示)和下属总线号寄存器(图中以 Sub 表示)，根复合体下面挂连了两个交换开关，交换开关内有若干 PCI-PCI 桥，桥的示意框内也分别标出了它们的 3 个总线号寄存器的值。




图 2.17 PCIE 配置系统示意图

Fig.2.17 The schematic diagram of PCIE configuration system

如果 CPU 写入 CONFIG_ADDRESS 寄存器的目标总线号为 0，目标总线号与 Host 桥的总线号寄存器相同，表示 CPU 欲访问总线 0 上某设备功能内的配置寄存器，则当 CPU 对桥的配置数据端口 CONFIG_DATA 执行 IO 读或写时，Host 桥就会在其次级总线(总线 0)上一个 Type0 配置读或写事务，根据两个配置寄存器的内容生成 Type0 配置事务包并推到总线上。总线上的所有设备(包括桥设备)关注 Type0 配置请求事务，对头标内的设备号字段进行译码，确定自己是否为目标设备；设备号匹配者接受事务包并确定要访问设备中那个功能，并使用事务包中的数据字段执行配置读或写操作。

如果 CPU 写入 CONFIG_ADDRESS 寄存器的目标总线号大于 Host 桥的总线号

寄存器的值且小于 Host 桥下总线号寄存器的值(9),表示 CPU 不准备访问总线 0 上的设备,则 CPU 紧接着对桥的配置数据端口 CONFIG_DATA 执行 IO 读或写时, Host 桥就会在次级总线(总线 0)上产生一个 Type1 配置读或写事务请求事务,根据两个配置寄存器的内容生成 Type1 配置事务包并推到总线上。总线上两个桥设备接收到 Type1 配置事务时(非桥设备不理睬 Type1 配置事务),对事务头标内的总线号字段进行译码,判断目标总线是否在它的下属总线范围内,如不属于该桥的下属总线,则不理睬这个 Type1 配置事务,若属于该桥的下属总线,则该桥接收该事务并比较目标总线号与该桥的次级总线号寄存器是否相同,若相同则表明 CPU 欲访问该桥次级总线功能内的某个寄存器,则该桥将 Type1 配置事务转换为 Type0 配置事务,由这条总线上一个设备接收并完成该 Type0 事务;若不相同则将该 Type1 配置事务原封不动地推到它的次级总线上,Type1 配置事务如此一级一级往下推,直至到达其目标总线时由桥转换为 Type0 事务为止。

② PCIE 增强的配置访问机制

由于 PCI 兼容配置访问机制中提供的双字寄存器号只有 6 位,PCI 兼容的配置访问机制只能访问到功能的 4KB 配置空间的 PCI 兼容配置寄存器区(256B),而 PCIE 增强配置访问机制可以访问到整个 4KB 配置空间,两者的不同主要在于处理器向 Host-PCI 桥表达自己配置访问意图的方式。

PCIE 增强的配置访问机制在系统存储器空间里划出了一片 256MB 区域,将总容量为 256MB 的全部配置寄存器一一对应映射到这片存储器空间,处理器用 28 位存储器地址去寻址配置寄存器空间中的每一字节。处理器访问 256MB 配置空间的地址含义如图 2.18 所示。

63	2827	20 19	15 14	1211	8 7	1 0
保留	总线号	设备号	功能号	扩展寄存器号	寄存器号	x x

图 2.18 PCIE 增强配置访问地址格式图

Fig.2.18 Format of PCIE enhanced configuration address

地址寄存器中 63~28 位是一个 256MB 对界地址,该地址是被系统分配用于增强配置访问机制的、256MB 存储器映射 IO 地址区域的基地址,在系统初始化期间由系统固件确定该地址,并将其提供给根复合体和操作系统。处理器对该 256MB 配置寄存器映射存储器区域发起的存储器访问都被 Host-PCI 桥识别为一个配置访问意图,并将之转换为一个配置请求事务。

2.5 复位、电源管理和电气特性

PCIE 协议除了规定了数据传输的机制和格式等内容外,对 PCIE 体系内各设备的复位、电源管理以及物理层的电气特性也作了详细规定,这些规范不仅能最大限度发挥 PCIE 灵活、节能等优势特点,同时详尽统一的规范也确保各生产厂家生产的芯片和设备能相互兼容,促进了 PCIE 协议的发展和推广。

2.5.1 复位

PCIE 系统由三种复位,分别是冷复位(Cold Reset)、暖复位(Warm Reset)和热复位(Hot Reset)。从复位的生成机制来看,可将三种复位方式分成两类,第一种机制是由系统生成的复位,成为基本复位(Fundamental Reset);第二种机制是带内复位,来自上游设备,以包的形式通过链路向下游设备传达,称为热复位。

① 基本复位

基本复位使设备的状态机、硬件逻辑、端口状态和配置寄存器初始化为它们的缺省状态,除了设备的那些能从辅电源 V_{AUX} 汲取电能的粘性配置寄存器(它们在主电源关闭的情况下靠辅助电源 V_{AUX} 仍处于工作状态)。基本复位包括冷复位和暖复位,冷复位时系统施加主电源后引起的复位;暖复位是系统在电源稳定的情况下(即不关闭/重启主电源),由硬件触发的复位。暖复位触发系统电源电路的 POWERGOOD 信号,进而引发复位。

PERST#是 PCIE 系统的一个边带信号,用来传递复位信号,为低电平表示有效从而控制系统复位,PCIE 系统中的中央资源(芯片组)提供这个复位源。系统电源电路在主电源打开并稳定后产生一个 POWERGOOD 信号,送入 PCIE 中央芯片组,芯片组的复位逻辑在 POWERGOOD 被否定时肯定复位信号 PERST#,持续一段时间后自行否定。每当主电源关上又打开都会触发 POWERGOOD 信号,从而肯定 PERST#信号产生冷复位,如果系统硬件提供了在不开关电源的情况下也能触发 POWERGOOD 的电路(如常见的复位按钮电路),则通过该电路也会使 PERST#信号得以肯定,从而系统产生暖复位。

② 带内复位

带内复位也称为热复位,它不是由边带的复位信号产生的,而是通过发送 TS1 有序集在带内传播。热复位是由软件生成的复位,由上游到下游逐级传播,只有根复合体和交换开关可以产生热复位请求,端点设备不产生热复位请求。

若软件欲在根复合体和交换开关某端口生成热复位,则向该端口配置空间头标区中桥控制寄存器的次级总线复位位写 1,这样就会在相应端口物理层上生成肯定复位位为 1 的 TS1 有序集,并向下传送。如果软件是将交换开关的某个下游端口中的次级总线复位位写为 1,则交换开关仅在这个端口产生热复位;如果软件是向交换开关上游端口中的次级总线复位位写 1,则交换开关在它所有的下游端口上

都产生一个热复位。当交换开关的上游端口被切断时，或者当交换开关的上游端口由于发生了一个不能与物理层和数据链路层恢复的错误，已经与上游设备失去联系时，交换开关上游端口的数据链路层会报告一个 DL_Down 状态，这时也会在其所有下游端口上产生一个热复位，此时交换开关将热复位 TS1 有序集推到下游的所有端口上，同时也复位自身。

设备退出复位状态后，必须在 80ms 之内开始以有序集进行链路训练和初始化。由于复位信号是异步的，设备可能会在不同的时刻退出复位状态，这意味着链路两边的复位设备可能不在同一时间开始链路训练和初始化的过程。链路训练和初始化之后，每个设备的硬件首先开始进行 VC0 的流控制初始化，使 TLP 和 DLLP 能够通过 VC0 在链路传送起来，然后软件才能实施对设备的初始化设置。为保证被复位设备完成内部初始化的时间，系统软件从复位结束，至少等待 100ms 才能发出对 PCIE 设备的配置请求，设备在复位结束 100ms 之内必须准备好接收配置请求，如果设备没有做完内部的初始化工作，则设备接收到配置请求时返回一个带 CRS(配置请求重试状态)的 TLP，终止该配置请求，根复合体应重发配置请求或通知软件再次执行对设备的重新配置。

2.5.2 PCI Express 电源管理

电源管理(Power Management, 简称为 PM)定义了 PCIE 设备多种 PM 状态，并规定了相互之间的切换，系统通过设置在配置空间的 PCI PM 寄存器以及一些 PCIE 设备的专用寄存器，实现设备工作状态的转换，节省系统工作所耗电能。

根据设备在工作过程中所耗电能情况，为保证 PCIE 设备支持电源管理，PCI PM 规范定义了设备的四种 PM 状态以及 PM 能力寄存器组，这个寄存器组位于配置头标以上的 PCI 兼容的配置空间中，是设备功能的能力寄存器组之一。根据电源消耗，整个系统可能的电源状态有四种，设备级 PM 状态因此分为四种，其定义列于表 2.5 中，其中 PCIE 设备必须支持 D0 和 D3 状态，中间省电的 D1 和 D2 状态是可选的。D0 状态又可分为两个子状态：D0 未初始化态(Uninitialized)和 D0 活跃态(Active)，设备总是从 D0 未初始化态过度到 D0 活跃态。D3 状态也可分为两个子状态：D3_{Cold} 和 D3_{Hot}，D3_{Cold} 表示已切断设备电源，而软件命令该设备进入 D3 状态会进入 D3_{Hot} 子状态(电源仍加在功能上)。

表 2.5 设备的 PM 状态

Table2.5 PM State of Device

设备电源状态	电源消耗	返回 D0 状态的时间	描述
D0	最高	---	设备从系统吸取满负荷电源,向用户提供完整的功能,是设备完成复位后进入的状态
D1	<D0	比 D2 快	中间的低电源状态,此状态下设备的现场(运行环境)可能丢失
D2	<D1	比 D3 快	中间的低电源状态,此状态下设备的现场(运行环境)可能丢失,比 D1 省电
D3	不耗电	最慢	此状态下设备的现场(运行环境)丢失,设备可以撤销电源也可略微还有些功耗

PCIE 功能规定了所允许的状态跳转或切换,其中当系统上电或设备复位后首先进入 D0 未初始化态,当电源逻辑切断功能的电源时进入 D3_{Cold} 状态。此外,PCIE 设备还可在运行过程中实现各状态间的跳转和切换,充分降低设备的功耗,PCIE 的电源状态切换通过软件写入功能的 PMCSR 寄存器的 PowerState 字段设置实现。PM 状态切换图如图 2.19 所示。




图 2.19 PM 状态转移图

Fig.2.19 PM state change flow

PCI-PM 规范定义了 PM 能力寄存器组，这个寄存器组在 PCI 和 PCIE 功能中都设有，位于配置头标以上的 PCI 兼容的配置空间中，软件用 PCI 配置访问去读写 PM 寄存器，硬件和软件通过这些寄存器交互，对功能实施电源管理。不仅如此，PCIE 协议还定义了与每种设备 PM 状态相关的链路电源管理，允许系统通过硬件进行链路的活跃状态管理和软件进行链路电源管理，充分发挥 PCIE 的节能优势。

2.5.3 电气特性

PCIE 规定在链路两端的驱动器和接收器采用高速 LVDS(低压差信号)电气信号传送数据。随着电子技术的发展，设计者越来越认识到用差分信号传输高速信号的诸多优点^[15]：由于差分信号摆幅较小，可使电路在高频工作状态下保持较低功率；D+和 D-信号同时传送，发射噪声抵消，获得良好的 EMI 性能；差分数据线相离较近，传输条件较一致，使信号对环境噪声不敏感；同时还可有逻辑 1、逻辑 0 和电气闲等多种传输状态。图 2.20 给出了 LVDS 链路上一条通路沿一个方向的差分驱动器(输出)和差分接收器(输入)。




图 2.20 LVDS 总线电路原理图

Fig.2.20 The schematic diagram of LVDS bus

发送器以 2.5GHz 的时钟输出数据，要求发送时钟精确到中心频率的 $\pm 300\text{ppm}$ ，允许的最大偏移是每 1666 个时钟偏移一个时钟。链路两边的设备之间时钟相位偏移可达 600ppm。

为了保证差分信号传输的完整性，协议规定链路的差动特性阻抗是 100Ω ，而单端 DC 共模阻抗是 50Ω ，对应图中 Z_{TX} 和 Z_{RX} 均为 50Ω ，这个阻抗是与发送器的输出阻抗和接收器的输入阻抗相匹配的。发送器和接收器之间采用交流耦合的方式进行连接，耦合电容 C_{TX} 为 $75\text{nF}\sim 200\text{nF}$ ，可以将该电容集成到芯片中，若未集成到芯片中则必须将该电容放置在紧靠发送器的地方^[16]。

上电后只要发送器被驱动以及在链路训练的状态检测期间，发送器的共模电

压必须维持相同的电压值，这个电压值范围为 0~3.6V。当发送器被置入低功耗状态时(设备的主电源往往被取消)，发送器的共模电压可以取消。交流耦合消除了链路对两边设备共有的直流共模电压，使得各设备在操作时只带有各自的共模电压，因此接收器可以有自己的 DC 共模电压，接收器的共模电压一般为 0V。

2.6 本章小结

本章首先从整体介绍了 PCIE 系统的拓扑结构和相关概念，即协议的分层和事务类型，接着详细介绍了 PCIE 各层包结构及其相关功能，TLP 的传输路由机制和协议通过传输类别、虚通道和仲裁等方式提供的服务质量。然后介绍了 PCIE 设备向系统提交中断的两种不同方法及各自的特点。接下来在叙述了 PCIE 设备的配置空间组成后详细叙述了 PCIE 设备的配置空间访问机制。最后介绍了 PCIE 协议在复位、电源管理和电气特性方面的特点。本章对 PCIE 协议传输数据和工作原理进行了介绍，是设计 PCIE 设备所必须遵守的规范和基础，论文的具体设计由此展开。

3 系统整体方案设计

论文前两章对 PCIE 技术的产生与发展、研究背景以及 PCIE 协议做了详细介绍。通过对 PCIE 协议规范的学习和研究，特别是 PCIE 数据传输机制的研究，为系统整体实现和 PCIE 数据传输系统的设计奠定了基础。本章介绍 PCIE 数据传输系统的设计平台、设计流程，并对系统功能进行分析，对系统进行顶层设计以及模块划分。

3.1 开发平台介绍

为了提高系统的集成度，采用了单芯片的 PCIE 数据传输解决方案。系统设计采用 Altera 的低成本系列 FPGA EP4CGX15BF14CBN 实现，该 FPGA 提供了丰富的片上资源供用户使用，内部含有 14400 个等效 LE 逻辑单元，内嵌 9 个 M9K 片上存储块，存储量达 540Kbits，片上集成了 PCIE 硬核、3 个 PLL 硬核和 2 个成熟的 Altera 公司的高速数据收发器硬核，通过调用高速数据收发器硬核可方便完整的实现 PCIE 的物理层功能^[17]。

为了实现 FPGA 的高速数据传输，Altera 公司在其部分系列 FPGA 内部集成了高速数据收发器硬核，该收发器硬核由 PCS 子层和 PMA 子层组成，其中 PCS 子层为数字部分，实现了数据的乱序和 8B/10B 转换功能，PMA 子层为模拟部分，负责数据的串并转换以及数据发送的均衡和驱动功能。对于不同的协议，用户可以根据需要旁路 PCS 子层^[18]。该硬核具有以下特性：

- ① 支持灵活可变的数据传输速率，支持 0.6Gbps~3.125 Gbps 的数据传输速率；
- ② 包含 8B/10B 编解码器，实现高速串口通信常用的 8B/10B 编解码；
- ③ 可灵活的配置数据通路，实现多种协议；
- ④ 收发器可动态重新配置，在同一通道是支持可变的数据速率和多种协议；
- ⑤ 置字节排序，使数据包总是从已知字节通道开始；
- ⑥ 片内集成高速通信的去耦电路，不需在片外放置去耦电容；
- ⑦ 支持 PCIE 硬核所需的串行环回、并行环回、反向串行环回以及环回主机和从机功能等诊断特性；
- ⑧ 提供 PIPE 接口，可直接与嵌入式 PCIE1.0 硬核连接，支持 x1、x2 或者 x4 端点和根复合体应用。

为了充分发挥该芯片的功能，选用了 Cyclone IV GX Transceiver Starter Kit 作为开发平台^[19]，平台以 EP4CGX15BF14CBN 为核心，集成了 USB-Blaster 下载器，提供 18Mb 的 SSRAM 和 16MB 的 Flash 存储资源供用户使用，通过 MAX II

EPM240M100 CPLD 控制按键和 LED 等外设，同时也可通过 CPLD 读写 Flash 实现 FPGA 的 PS 配置模式，同时板子提供了传统的 AS 配置模式(用 EPCS 器件配置 FPGA)，FPGA 的配置模式可通过拨码设置^[20]。将一路高速收发器的管脚连接到以太网物理层芯片，实现了千兆以太网功能。为了实现 PCIE 数据传输，该板引出了 PCIE x1 端口(连至 FPGA 的高速收发器对应管脚上)，开发板为 PCIE IP 提供了 125M 外部时钟源。开发板的结构如图 3.1 所示。




图 3.1 Cyclone IV GX transceiver board 结构图

Fig.3.1 Structure of Cyclone IV GX transceiver board

3.2 系统设计流程

系统设计采用自顶向下的设计思想，分析系统功能并将功能抽象，考虑 EP4CGX15BF14CBN 芯片和开发板提供的资源^[21]，对系统进行顶层设计，将系统整体划分成各个模块来实现，在 Quartus II10.0 开发环境下利用 Verilog HDL 语言实现各个模块电路并进行仿真验证，最后将各模块电路组装起来，对顶层设计联合调试，利用测试软件对系统进行测试，最终实现系统功能^[22]。本论文中 PCIE 数据传输系统按照图 3.2 所示的设计流程进行设计。




图 3.2 PCIe 数据传输系统设计流程图

Fig.3.2 Design flow chart of PCIe data transmitting system

① 自顶向下设计

在当今 FPGA 开发过程中，特别是在规模较大的电路设计时，很难且开发时间也不允许由一个设计人员独立完成且不出错误。常常采用层次化、结构化的设计方法，将整体设计任务划分成若干模块，利用模型(行为或结构的)描述这些模块的功能和接口，将这些模块设计任务分配到下一层设计人员，这样允许多个设计人员同时设计一个系统中的不同模块，每个设计人员仅负责完成自己所承担的模块。这就是自顶向下(Top_Down)的设计思想^[23]，设计是从系统整体开始，对整个系统进行抽象划分为模块，然后把每个模块抽象进一步划分为下一层次的子模块，层层铺开，每层都遵循相应的设计规范。论文设计中采用自顶向下的设计思想，首先完成 PCIe 数据传输系统顶层设计，并按照功能进行详细的功能模块划分，逐步向下进行设计。

② RTL 级描述

随着逻辑综合工具兴起，设计者不用从门级电路开始进行设计，可以直接将 RTL 级(寄存器描述级)代码通过逻辑综合工具综合成门级设计网表^[24]。所谓的 RTL 级描述就是在描述电路时，只对寄存器本身以及寄存器间的逻辑功能进行描述，而不关心电路实现上寄存器和组合逻辑等的实现细节(例如具体用了多少逻辑门)。RTL 级描述最重要的特性就是可综合性，该特性也是对系统进行 RTL 描述的依据，只有将 RTL 描述转化成逻辑电路才能完成设计^[25]。设计中利用可综合的 Verilog HDL 对 PCIe 应用层各子模块进行 RTL 级描述，然后由 Quartus II 中的逻辑综合工具完成从 RTL 描述到门级电路的转换。

③ 结构化的测试验证

对各子模块逻辑设计工作完成后，对所设计 PCIe 数据传输系统制定详细的测试方案并搭建仿真测试平台^[26]，使用 Verilog HDL 语言编写设计各模块测试 testbench 文件，利用仿真工具 ModelSim 软件对各个模块和顶层设计进行精确的仿真测试。各模块测试完成后，使用 Quartus II 对系统工程进行编译，将 sof 文件下载到 FPGA 上对设计的系统进行实际验证，用测试软件对系统的传输性能进行测试，保证系统满足设计要求。

3.3 系统顶层设计

系统通过例化 FPGA 的 PCIE 硬核(例化过程中调用了 FPGA 的高速收发器硬核和 PLL 硬核),编写应用层电路,实现了纯粹的 PCIE 纯粹端点(Native Endpoint)设备功能,可利用 PCIE 总线和 PC 机进行链式 DMA 高速数据传输。对系统进行详细分析,该系统主要实现了以下功能:

① 链式 DMA 功能

为实现 PCIE 总线高速数据传输,系统采用链式 DMA 功能读写数据。链式 DMA(Chaining DMA)可以认为是一组 DMA 操作的串连,其中每次 DMA 操作都有不同的起始地址、目标地址以及数据传输长度,直到这一组 DMA 数据传送完毕,通过 MSI 中断通知系统对数据进行处理。实验表明,链式 DMA 可以节省软件开销、节省硬件资源和实现地址的灵活管理,在某些平台的测试条件下,其传输性能是非链式 DMA 的两倍。

② Rc_Slave 功能

普通数据传输方式实现设备存储空间和主存储器的数据交换,同时可读写 DMA 模块的状态和控制寄存器。小数量读写数据时可用 Rc_Slave 功能直接读写端点设备存储空间,链式 DMA 数据传输开始时需通过 Rc_Slave 方式写 DMA 控制寄存器启动 DMA 模块。

③ 读写 PCIE 配置空间

系统能够对 PCIE 配置空间进行配置,并可读取配置空间相关参数。应用层根据配置空间参数进行工作,当数据传输出错时可以写配置空间的错误报告能力寄存器,方便根复合体查询错误报告信息。

④ MSI 中断功能

PCIE 数据传输系统作为纯粹的端点设备工作过程中只能向根复合体发送 MSI 中断,通过 MSI 中断告知根复合体链式 DMA 传输完成或失败以及系统异常等信息。

PCIE IP 实现了 PCIE 协议的数据传输基本功能,系统应用层设计控制 PCIE IP 完成了 Rc_slave 和链式 DMA 以及 MSI 中断等功能。从系统工作流程看,系统上电后首先接收 CPU 对系统的配置信息的配置,当系统发起或接收到 CPU 的事务时,应用层根据 PCIE IP 的配置信息和事务类型配置 TLP 的头标和数据并决定是否发送 MSI 中断。为增强系统对数据传输出错的免疫,应用层在 TLP 传输出错时配置 PCIE IP 的配置空间内错误报告能力寄存器,方便系统查询出错原因。为实现系统功能,系统分为 PCIE IP 模块、配置模块和应用层模块实现。其中配置模块包括配置信号采集模块和 LMI 配置模块,应用层模块分为应用层辅助模块和应用层核心模块。系统结构如图 3.3 所示,各模块功能设计如下所述:

① PCIE IP 模块

该模块主要对 FPGA 芯片内的 PCIE 硬核进行例化, PCIE IP 实现事务层和数据链路层功能, 调用高速收发器硬核实现 PCIE 协议的物理层功能,。在对 PCIE 硬核进行例化的过程中需要选择设备类型和接口、IP 核工作频率、配置空间大小以及设备的 MSI 能力等参数。

② 配置模块

配置模块包括配置信息采集模块和 LMI(Local Management Interface)配置模块, 配置信息模块负责从 PCIE 硬核的配置空间接口读取配置空间信息, 将硬核时钟域的信息读取到应用层时钟域中, 将读取到的配置空间信息以更直观的方式交给核心应用层使用。LMI 是 PCIE 硬核提供的一个管理接口, 通过该接口可以配置硬核事务层的配置空间。LMI 配置模块将应用层核心逻辑输出的配置信号转换成 LMI 接口时序, 对设备配置空间内错误报告能力寄存器进行写操作。

③ 应用层模块

该模块实现了系统的核心功能, 主要包括链式 DMA 和 Rc_slave 数据传输功能、MSI 中断产生功能, 应用层模块实现了端点设备的存储空间, 通过该空间和系统主存储器交换数据从而实现数据传输。根据设计具体需要, 应用层模块分为应用层辅助模块(图中表示为灰色的子模块)和应用层核心模块实现。

PCIE IP 提供 Avalon-ST 接口供应用层使用, 但该流数据传输模式并不适合应用层对其数据进行分析(对 TLP 头标进行解析), 论文中设计应用层辅助模块将 Avalon-ST 接口信号转换成 Data/descriptor 接口信号交应用层核心模块使用, 并根据需要对接收数据和 MSI 信号进行缓冲。应用层辅助模块包括接口端口转换模块、发送端口转换模块、接收缓冲模块和 MSI 缓冲模块。

应用层核心模块实现了应用层核心控制功能并例化实现了设备的存储空间。链式 DMA 功能根据数据传输方向分为 DMA 读模块和 DMA 写模块实现。DMA 模块实现了相应方向的链式 DMA 传输功能和 MSI 中断功能, Rc_slave 模块实现 Rc_slave 数据传输功能和 MSI 中断功能。




图 3.3 PCIE 数据传输系统框图

Fig3.3 Block diagram of PCIE data transmitting system

3.4 本章小结

本章描述了 PCIE 数据传输系统整体设计方案。首先介绍了设计的实现平台，主要介绍了 EP4CGX15BF14CBN 芯片的片上资源和高速收发器特性、开发板 Cyclone IV GX Transceiver Starter Kit 的基本结构。其次对系统的设计流程进行了阐述，介绍了自顶向下的设计思路以及结构化验证的方法。最后对数据传输系统的功能进行抽象，并据此设计了顶层设计和模块划分，对各个子模块的功能进行了阐述。

4 系统子模块设计

论文上一章对 PCIE 数据传输系统进行了整体设计,介绍了系统的结构,并据此划分了各主要功能模块。本章针对系统各个模块的功能,设计实现了各个模块,阐述了模块的设计方法和实现。

4.1 PCIE IP 模块

PCIE IP 实现了 PCIE 数据传输的基本功能,也是系统设计的基础。按照 PCIE 协议的分层,PCIE IP 也可分为事务层、数据链路层和物理层,各层完成协议相应功能(物理层仅完成 MAC 子层功能)。PCIE IP 提供接口供应用层使用,在 Cyclone IV GX 系列的 FPGA 中,PCIE IP 仅支持 64 位 Avalon-ST 数据接口,应用层通过该接口和 PCIE IP 连接,并控制 PCIE IP 完成数据传输功能^[27]。

4.1.1 PCIE IP 结构及例化

在 EP4CGX15BF14CBN 芯片中,PCIE IP 是以硬核的形式存在的,PCIE IP 的事务层、数据链路层和物理层的实现均不耗用芯片的可编程逻辑资源。PCIE IP 包括事务层、逻辑链路层和物理层 MAC 子层,并提供 64 位 Avalon-ST 接口(图中以 ST 表示)和应用层逻辑电路进行连接^[28]。PCIE IP 的结构如图 4.1 所示。




图 4.1 PCIE IP 结构图

Fig4.1 Structure of PCIE hard IP

PCIE IP 的事务层主要包含 3 个子模块:发送单元、接收单元和配置空间,这些模块主要实现了 TLP 的产生和拆解、虚通道(Cyclone IV GX 系列 FPGA 中 PCIE IP 仅含一个虚通道 VC0)以及 TLP 传输的流控制功能。当事务层从数据链路层接收到一个 TLP 时,配置空间的相关逻辑会检测 TLP 的完整性并将其放入虚通道 VC0

的缓冲空间中,按照 TLP 的类型(转发、非转发和完成)进行排序并放入接收缓冲空间中,相关排序逻辑计算缓冲空间的 Credits 并传送给对方设备从而实现流控制。应用层如果启动 TLP 传输,需保证能在连续的时钟周期内提供被传数据。事务层根据事务包类型为其分配虚通道、重新排序后,将其推至设备的数据链路层。

PCIE IP 数据链路层主要包括电源管理单元、TLP 生成单元(主要负责生成 TLP 的序号和 LCRC)和检测单元、DLLP 生成单元、重发空间、ACK/NACK 协议逻辑单元、数据链路控制和管理状态机和发送仲裁单元,其中数据链路控制和管理状态机和物理层的 LTSSM 模块同步(采用同一时钟),负责链路初始化以及发送流控制包给 IP 事务层,发送仲裁单元负责仲裁 DLLP 优先级并将其按需发送, DLLP 优先级按照以下顺序从高到低排列:链路初始化包、高优先级 ACK/NACK 包、高优先级流控制包、电源管理包、重发 TLP 包、TLP 包、低优先级流控制包和低优先级 ACK/NACK 包。

PCIE 协议的物理层实现可分为 MAC 子层和 PHY 子层,MAC 层主要实现了乱序和重排序逻辑、链路训练状态机和多通道去抖动功能,PHY 层主要实现了 8B/10B 转换及其逆转换、并串/串并转换和弹性缓冲功能。PCIE IP 只实现了物理层的 MAC 子层功能,PHY 子层通过调用 FPGA 内的高速收发器硬核来实现。在 Cyclone IV GX 系列芯片中,当高速收发器硬核被用作 PCIE IP 物理层的 PHY 子层时,收发器工作在 PIPE 模式下,通过 8 位 PIPE 接口和 PCIE IP MAC 子层进行通信,系统调用 PLL 为其提供 250M 时钟。

设计中调用 Quartus II 下的 IP 核例化工具 MeGaWizard Plug-In Manager 对 PCIE IP 进行例化。首先根据开发板提供的资源设定 PCIE IP 的类型以及时钟等选项,系统中采用了 CycloneIV GX 芯片中的硬核(Hard IP),PCIE 协议版本为 2.0,开发板提供的外部时钟为 125MHz,采用单通路设计。对 PCIE IP 选定的配置界面如图 4.2 所示。




图 4.2 PCIE IP 选定配置界面图

Fig4.2 Interface of PCIE IP Select Configuring

设计中开发板作为 PCIE 总线系统的纯粹端点设备工作，设备需要实现存储空间用来和系统主存储器交换数据，实现链式 DMA 和 Rc_slave 数据传输功能，考虑到链式 DMA 实现需要操作相关 DMA 寄存器，例化 PCIE IP 时必须使能 BAR0/1 基址寄存器和 BAR2/3 基址寄存器(至少使能 BAR2)，其中 BAR0/1 将存储设备存储空间的地址而 BAR2 存储设备的功能寄存器地址。配置工具自动为设备分配固定的设备 ID 等只读参数。PCIE IP 的设备配置界面如图 4.3 所示。配置工具还可就 PCIE IP 的电源管理、MSI 中断(必须使能)、热插拔能力进行配置，论文不一一叙述。

PCI Base Address Registers (Type 0 Configuration Space)

BAR	BAR Type	BAR Size
0	32-bit Non-Prefetchable Memory	256 MBytes - 28 bits
1	32-bit Non-Prefetchable Memory	256 KBytes - 18 bits
2	32-bit Non-Prefetchable Memory	256 KBytes - 18 bits
3	Select Type to Enable	
4		
5		
EXP-ROM	Select to Enable	

PCI Read-Only Registers

Device ID: 0xE001

Subsystem ID: 0x1140

Revision ID: 0x01

Vendor ID: 0x1172

Subsystem vendor ID: 0xA106

Class code: 0xFF0000

Base and Limit Registers

Input/Output : Disable

Prefetchable memory : Disable

图 4.3 PCIE IP 设备配置界面图

Fig4.3 Interface of PCIE IP Device Configuring

4.1.2 PCIE IP 接口

PCIE IP 通过 64 位 Avalon-ST 接口和应用层进行高速数据交换，除此外，PCIE IP 根据 IP 功能提供配置管理信号、时钟信号等信号供应用层使用。在系统设计中 PCIE IP 接口如图 4.4 所示，主要包括时钟信号、Avalon-ST 信号、MSI 中断信号、LMI 信号、配置输出信号、电源管理信号、复位信号等。应用层设计必须保证信号满足 PCIE IP 接口时序，才能使系统正常稳定工作。

app_int_sts	
app_msi_req	app_clk
cpl_pending	app_int_ack
lmi_rden	app_msi_ack
lmi_wren	clk250_out (GND)
local_rstn	clk500_out (GND)
pcie_rstn	core_clk_out
pclk_in	lmi_ack
phystatus_ext	pme_to_sr
pipe_mode	rate_ext (GND)
pld_clk	rc_pll_locked
pm_auxpwr	rx_st_eop0
pm_event	rx_st_sop0
pme_to_cr	rx_st_valid0
reconfig_clk	rxpolarity0_ext (GND)
refclk	srstn
rx_in0	tl_cfg_ctl_wr
rx_st_mask0	tl_cfg_sts_wr
rx_st_ready0	tx_fifo_empty0
rxdata0_ext	tx_out0
rxlecidle0_ext	tx_st_ready0
rxvalid0_ext	txcompl0_ext (GND)
tx_st_eop0	txdata0_ext (GND)
tx_st_err0	txdetectrx_ext (GND)
tx_st_sop0	txlecidle0_ext (GND)
tx_st_valid0	powerdown_ext[1..0]
app_msi_num[4..0]	rx_st_bardec0[7..0]
app_msi_tc[2..0]	rx_st_be0[7..0]
cpl_err[6..0]	rx_st_data0[63..0]
lmi_addr[11..0]	test_out[8..0]
lmi_din[31..0]	tl_cfg_add[3..0]
pex_msi_num[4..0]	tl_cfg_ctl[31..0]
pm_data[9..0]	tl_cfg_sts[52..0]
rxdata0_ext[7..0]	tx_cred0[35..0]
rxstatus0_ext[2..0]	txdata0_ext[7..0]
test_in[39..0]	
tx_st_data0[63..0]	

图 4.4 PCIE IP 接口信号图

Fig4.4 Signals of PCIE IP interface

① 时钟信号

PCIE IP 的时钟信号共有 6 个，分别是 refclk、pld_clk、app_clk、core_out_clk、pclk_in、clk250_out 和 clk500_out，其中前 4 个时钟信号为系统实际工作需要的信号，而后 3 个时钟信号仅为 testbench 仿真时使用^[29]。设计中例化 PCIE IP 时设定应用层时钟 app_clk 和外部输入时钟 refclk 均为 125MHz。各时钟信号的用途和描述如表 4.1 所示。

表 4.1 PCIE IP 时钟信号

Table4.1 PCIE IP clock signals list

信号名称	方向	描述
refclk	I	IP 核参考时钟，需和配置参数表中参数一致，设计中为 125MHz，由外部电路晶振直接提供
pld_clk	I	应用层和部分接口逻辑的时钟，由 core_out_clk 驱动
app_clk	O	用来同步应用层复位信号，由 core_out_clk 驱动
core_out_clk	O	IP 事务层和数据链路层使用并输出，和应用层时钟一致
pclk_in	I	PIPE 接口时钟，由 refclk 驱动，仿真使用
clk250_out	O	用来产生 pclk_in，仿真使用
clk500_out	O	用来产生 pclk_in，仿真使用

② Avalon-ST 接口信号

Avalon-ST(Avalon Streaming Interface)接口是 Altera 公司定义的一种点对点互联数据传输接口，可实现低延时、高吞吐量的点到点数据传输，其包含丰富的边带信号用来描述包开始、结束，以及通道号和错误指示，可支持突发数据传输和多通道包交错传输。Avalon-ST 接口包括发送信号和接收信号，两组信号的名称和传输时序类似，以 Avalon-ST 接口中的接收信号为例，说明数据传输信号的功能。Avalon-ST 接口数据接收信号及其说明如表 4.2 所示。

表 4.2 Avalon-ST 接口数据接收信号

Table4.2 Rx signals of Avalon-ST interface

信号名称	方向	描述
rx_st_ready	I	置高应用层准备好接收数据，为低时暂停数据传输
rx_st_valid	O	为高表明传输数据有效
rx_st_data<64>	O	数据总线
rx_st_sop	O	在数据开始传输的第一个周期为高，表明数据开始传输
rx_st_eop	O	在数据开始传输的最后一个周期为高，表明数据传输结束
rx_st_mask	I	该信号为高时，PCIE IP 停止传输非转发事务包
rx_st_bardec<8>	O	TLP 中的 BAR 译码位，对 MRd/MWr/IOWr/IORD 有效
rx_st_be<8>	O	传输字节使能位

由于 Avalon-ST 接口定义为大端(big endian)接口，但 PCIE IP 却使用小端(little

endian)格式, 造成了 TLP 中的头标和数据大小端排列方向不一致。通过 Avalon-ST 接口后数据被封装的 TLP(以 3 个双字头标 TLP 为例)如图 4.5 所示。




图 4.5 PCIE IP 中 TLP 的字节映射结构图
Fig4.5 Structure of PCIE IP TLP bytemapping

为实现和 64 位存储器的接口, 当传输数据不是 64 位的整数倍时, PCIE IP 将对数据执行 64 位对齐操作, 以方便对数据寻址。事务请求 TLP 的对齐方式取决于所请求地址的后两位, 而带数据的完成 TLP, 由于执行了对齐操作, 其地址的后两位将总是 0。以 3 个双字的 TLP 头标为例, 经过对齐后的数据传输如图 4.6、图 4.7 所示。




图 4.6 3 双字头标 TLP 地址 64 位未对齐数据传输时序图
Fig4.6 Timing diagram of 3-DWord header TLP with non-qword aligned address




图 4.7 3 双字头标 TLP 地址 64 位对齐数据传输时序图
Fig4.7 Timing diagram of 3-DWord header TLP with qword aligned address

③ LMI 接口

应用层可以通过 LMI 接口读写 PCIE IP 配置空间中的错误报告能力寄存器，LMI 接口中的地址就是设备配置空间的地址，且数据总线为 32 位。通过 LMI 接口读写配置空间和通过配置事务(来至根复合体)读写配置空间具有相同的效果，当两者同时进行配置事务具有较高优先级而先访问。LMI 接口的信号和时序如图 4.8 所示。




图 4.8 LMI 接口读写时序图

Fig4.8 Timing diagram of LMI interface read and write

④ 配置信号

通过配置信号可以读取 PCIE IP 事务层内的配置空间参数，方便应用层逻辑根据 IP 当前配置进行操作。当 PCIE IP 接收到配置事务，配置空间相关参数发生改变时，配置信号也会发生相应变化，将配置空间信息的变化及时的反映给应用层。配置信号的名称和描述如表 4.3 所示。

表 4.3 PCIE IP 接口配置信号说明

Table4.3 Configure signals of PCIE IP interface

信号名称	方向	描述
tl_cfg_add	O	配置空间的寄存器地址
tl_cfg_ctl<32>	O	配置空间寄存器数据
tl_cfg_ctl_wr	O	当配置空间寄存器内容发生变化时翻转(边沿有效)
tl_cfg_sts<53>	O	配置空间中特定寄存器内容数据
tl_cfg_sts_wr	O	特定寄存器内容数据变化时翻转(边沿有效)

⑤ MSI 中断信号

应用层可通过 MSI 信号控制 PCIE IP 向系统发送特定中断号的 MSI 中断事务请求。此外 PCIE IP 提供了简单的传统中断信号，由于信号简单，论文将其列入 MSI 中断信号说明。MSI 中断信号的名称及说明如表 4.4 所示。

表 4.4 PCIE IP 接口 MSI 中断信号说明
Table4.4 MSI interrupt signals of PCIE IP interface

信号名称	方向	描述
app_msi_req	I	MSI 中断请求信号，为高时 IP 核将产生 MSI 中断
app_msi_ack	O	IP 核响应应用层 MSI 中断后的 ACK 信号
app_msi_tc<3>	I	应用层设定的 MSI 中断事务传输类别信号
app_msi_num<5>	I	应用层设定的 MSI 中断事务传输类别信号
pex_msi_num<5>	O	电源管理 MSI 中断的中断号，电源管理逻辑使用
app_int_sts	I	控制传统中断，端口变高 IP 发送 Assert_INTA TLP 端口变低 IP 发送 Deassert_INTA TLP
app_int_ack	O	IP 响应应用层传统中断后的 ACK 信号(高有效)

除了上述端口外，PCIE IP 还提供了电源管理、复位以及一些边带信号，此处不作详细介绍。PCIE IP 和应用层工作在不同的时钟下，信号在跨时钟域传输的过程中必须经过重采集才能保证数据传输准确有效，因此应用层在采集 PCIE IP 信号时需要经过重采集，PCIE IP 接口中已包含重采集模块，应用层发送给 PCIE IP 的信号可直接与相关接口连接。

4.2 PCIE IP 配置模块

配置模块包括配置信号采集模块和 LMI 配置模块。配置信号采集模块用来采集 PCIE IP 的配置空间信息，并将其分离成应用层需要的信息格式，供应用层直接使用；LMI 配置模块用来配置 PCIE 配置空间的错误报告能力寄存器，以方便 CPU 查询错误信息，保证系统正常工作。

4.2.1 配置信号采集模块设计

配置信号采集模块通过与 PCIE IP 的配置信号线相连接，将 PCIE IP 配置空间的特定寄存器内容读出来，供应用层逻辑使用。PCIE IP 的配置空间有 4KB，为了方便应用层设计，PCIE IP 将一些数据传输过程中常用的寄存器组成一个特定的配置空间，并将该空间的寄存器内容通过配置信号线 tl_cfg_ctl 引出来。tl_cfg_sts 信号的值是配置空间状态寄存器，该信号也包含了 PCIE IP 内的配置信息，其中

tl_cfg_sts[52:49]为 devcsr[19:16], tl_cfg_sts[46:31]为 linkcsr[31:16], tl_cfg_sts[29:25]为 prmcsr[31:27]。特定空间寄存器的内容如图 4.9 所示。

Address	31:24	23:16	15:8	7:0
0	cfg_devcsr[15:0] cfg_devcsr[14:12]= Max Read Req Size (2) cfg_devcsr[7:5]= Max Payload (2)		cfg_dev2csr[15:0]	
1	cfg_slotcsr[31:16]		cfg_slotcsr[15:0]	
2	cfg_linkcsr[15:0]		cfg_link2csr[15:0]	
3	8'h00	cfg_pmcscr[15:0]		cfg_rootcsr[7:0]
4	cfg_seccsr[15:0]		cfg_secbus[7:0]	cfg_subbus[7:0]
5	12'h000		cfg_io_bas[19:0]	
6	12'h000		cfg_io_lim[19:0]	
7	8h'00	cfg_np_bas[11:0]		cfg_np_lim[11:0]
8	cfg_pr_bas[31:0]			
9	20'h00000			cfg_pr_bas[43:32]
A	cfg_pr_lim[31:0]			
B	20'h00000			cfg_pr_lim[43:32]
C	cfg_pmcscr[31:0]			
D	cfg_msixcsr[15:0]		cfg_msicsr[15:0]	
E	8'h00	cfg_tvcmap[23:0]		
F	16'h0000		3'b000	cfg_busdev[12:0]

图 4.9 配置信号 tl_cfg_ctl 反应的特定配置空间结构图

Fig4.9 Structure of special configuration space mirrored by tl_cfg_ctl signal

配置信号采集模块通过这些接口将寄存器的内容采集出来，并以直观的命名方式交给应用层使用。根据配置信号端口时序，模块检测配置信号 tl_cfg_sts_wr 和 tl_cfg_ctl_wr 的边沿后(相应端口数据发生变化)读取数据，保证采集到的数据准确且没有漏采^[30]。模块如图 4.10 所示，图中表明该模块的输出信号。




图 4.10 配置信号采集模块图

Fig4.10 Configuration signal sampling module

4.2.2 LMI 配置模块设计

LMI 配置模块主要用来更新 PCIE 设备配置空间中的高级错误报告能力寄存

器组中的头标寄存器。当 PCIE 设备检测到一个 TLP 传送错误时，如果高级的错误能力和控制寄存器的相应错误屏蔽位未屏蔽该错误，则 PCIE IP 会向根复合体报告错误，同时更新寄存器组中的头标寄存器，方便根复合体读取错误的 TLP 头标。高级错误报告能力寄存器组中的头标寄存器在配置空间地址为 0x081C~0x0828。设计中通过状态机实现了该配置功能^[31]，状态机包含 6 个状态，分别是 IDLE、DRIVE_CPL、AER81C、AER820、AER824、AER828。IDLE 是状态机的初始状态，DRIVE_CPL 是状态机的完成状态，其他是个状态是配置状态，分 4 次完成了 Header Log 寄存器的配置(Header Log 寄存器为 4 个 32 位寄存器)。状态机以应用层的 cpl_err_in_assert 和 IP 核输出的 lmi_ack 为启动和转移信号，状态转移图如图 4.11 所示。




图 4.11 LMI 配置状态转移图

Fig4.11 State transition diagram of LMI configuration block

4.3 PCIE 应用层辅助模块

为了配合应用层核心模块实现链式 DMA 和 Rc_slave 数据传输功能，根据具体设计需要，设计了接收端口转换、接收缓冲、发送端口转换等辅助模块电路。当

链式 DMA 数据传输完成后需要正确向主机发送 MSI 中断告知数据传输完成，因此应用层模块中设计了 MSI 中断缓冲模块，对应用层核心模块产生的 MSI 中断进行缓冲，保证在数据传输完成后才向 PCIE IP 发送中断信号。

4.3.1 接收端口转换模块设计

由于 Avalon-ST 接口时序为数据流传输模式，且将 TLP 的头标和数据均作为数据传输，并不适合应用层根据头标对数据进行处理，在应用层逻辑中，首先用接收端口转换模块将 Avalon-ST 接收信号转换成时序相对简单的 Data/Descriptor 接收信号，再对其进行缓冲处理。Data/Descriptor 接口包含了描述符信号 rx_req、rx_desc、rx_ack、rx_retry、rx_abort、rx_mask(本设计中只使用了前三个)和数据信号 rx_data、rx_be、rx_ws、rx_dfr、rx_dv 信号。Data/Descriptor 接口接收信号的传输时序如图 4.12 所示，Data/Descriptor 接口在数据传输时先传输 rx_desc 信号，该信号包含了 TLP 的头标区数据，方便应用层根据头标类型和有无数据对 TLP 进行处理。




图 4.12 Data/Descriptor 接口接收信号时序图

Fig4.12 Timing diagram of Data/Descriptor interface receiving signals

根据 rx_desc 信号的定义，rx_desc[135:128]为 BAR 译码位，rx_desc[127:0]和 PCIE 协议中定义的数据包传输顺序一致，TLP 中的字节 0 处于 rx_desc[127:120]信号线上传输，根据 TLP 头标格式，则 rx_desc[126]即 Fmt 字段的高位为 0 时表示 TLP 无数据负载，反之则有数据负载。当 rx_req 为高时，rx_desc 信号同时开始传输，rx_ack 为高表明应用层接收描述符信号，并且启动了数据信号的接收，rx_ack

变高后下一周期，开始传输数据。当有数据信号传输时，rx_dfr 信号在 rx_req 为高时有效，通知应用层启动数据接收，在数据传输最后一个周期的前一周期变为低。rx_dv 是数据传输有效信号。

为了适应数据流的高速传输，该模块内部例化了一个数据宽度为 156 bit*64(位宽 154b，深度 64)的同步 FIFO，将从 Avalon-ST 接口接收信号传输过来的数据进行缓冲处理^[31]。设计中将 rx_st_data、rx_st_bardec、rx_st_be、rx_st_sop、rx_st_eop 信号均作为数据处理，将这些信号一起存入 FIFO 进行缓冲，rx_st_valid 信号则与 PCIE IP 的 tx_st_valid 信号相连。当 rx_st_valid 信号有效时将接收到的数据信号写到 FIFO 中，rx_st_sop 信号有效时开始提取 TLP 的头标信息，这些头标信息包括头标格式(3 双字或 4 双字)、是否有数据负载以及数据负载的长度等信息，根据头标格式和数据负载的长度可以得出数据是否 4 双字对齐，利用 rx_st_sop 和 rx_st_eop 信号计算 FIFO 中 TLP 的个数，根据个数控制 rx_req 信号请求应用层核心逻辑开始数据传输。应用层发送 rx_ack 信号开始传输后则开始读取 FIFO 中的数据传输，同时根据 rx_req 和读 FIFO 信号控制 rx_dfr 和 rx_dv 信号，以满足时序要求。有的 TLP 带的数据负载过大(最多可达 4KB)，此时 FIFO 内没有一个完整的 TLP，则根据 rx_st_eop 信号的结束来终止数据发送。模块的仿真波形图如图 4.13 所示。




图 4.13 接收端口转换模块信号仿真波形图

Fig4.13 Waveform of receiving port converting block signals

4.3.2 接收缓冲模块设计

该模块主要监控数据缓冲区可用空间的大小，防止 PCIE IP 发送数据过多，接收缓冲区溢出从而丢失数据。当接收缓冲区空间较小时，应用层暂不发送读请求信号从而避免接收缓冲区溢出。

为有效的监控数据缓冲区可用空间的大小，模块内部例化了一个双端口 10bit*32 RAM。当应用层发送一个存储器读请求 TLP 时，从 Data/Descriptor 接口的发送信号 tx_desc 中提取该存储器读请求 TLP 中的 Tag 字段(8 位中只用了后 5 位，因此系统要求未响应的存储器读请求数量不超过 32 个)作为地址，将存储

器读请求 TLP 中的 Length 字段(10 位)作为数据存入双端口 RAM 中。当接收到对应 Tag 字段的带数据完成 TLP 时(表明其和上述请求 TLP 相对应),模块读取双端口 RAM 中对应 Tag 字段地址的值,计算接收该 TLP 所需要的缓冲空间大小,根据应用层中剩余的缓冲区大小(应用层缓冲空间固定为 4KB),输出信号 cpld_rx_buffer_ready 和 rx_buffer_cpl_max_dw 通知应用层,以方便应用层决定是否发送 rx_req 接收数据传输。模块的仿真波形图如图 4.14 所示。

图 4.14 接收缓冲模块信号仿真波形图

4.3.3 发送端口转换模块设计




图 4.15 Data/Descriptor 接口发送信号时序图

发送端口转换模块内部例化了一个 132bit*32 的同步 FIFO，该 FIFO 用来存储 tx_desc 信号的高 64 位和 tx_data 信号，除此之外，根据接收端口转换模块的设计思路，将 tx_sop0、tx_eop0、tx_sop1、tx_empty、tx_err 信号和数据信号合并后一起存入 FIFO，方便信号连接。在应用层逻辑信号 tx_req 信号有效时，模块读取 tx_desc 信号中的 TLP 头标信息，根据头标信息判断头标的长度和 TLP 数据是否双字对齐，从而对 Avalon-ST 接口进行 64 位对齐操作。利用 Data/Descriptor 接口的 tx_dfr 和 tx_dv 信号接收 tx_data 数据并存入 FIFO 中，同时利用 almost_full 和 usedw 信号对 FIFO 的可用空间进行监控，当 FIFO 内可用空间不足时将 tx_ws 信号置高暂停数据传输。在数据传输的过程中根据数据传输的开始和结束产生 tx_sop0、tx_eop0 信号。模块的仿真波形如图 4.16 所示。




图 4.16 发送端口转换模块信号仿真波形图

Fig4.16 Waveform of transmitting port converting block signals

4.3.4 MSI 中断缓冲模块设计

应用层核心模块在传输数据完后即置高 app_msi_req 信号，PCIE IP 据此发送 MSI 中断通知系统数据传输完成。如前所述，应用层核心模块向 PCIE IP 发送数据时需要经过发送端口转换模块将 Data/Descriptor 接口信号转换成 Avalon-ST 接口信号，由于发送端口转换模块中数据进入 FIFO 会产生延时，在数据未完全传输给 PCIE IP 时通知 PCIE IP 产生 MSI 中断将会造成 CPU 误认为数据传输完成，且 PCIE IP 对数据进行传输也需要一定时间。为此，应用层核心模块输出的 app_msi_req 信号需要经过 MSI 中断缓冲模块进行等待处理后方可输出给 PCIE IP。

MSI 中断缓冲模块采用状态机对发送接口转换模块和 PCIE IP 传输数据产生的延时进行处理，核心模块输出的 MSI 信号经过 MSI 中断缓冲模块处理后再与 PCIE IP 进行连接，确保数据传输结束后再向 PCIE IP 发送 MSI 中断。发送接口转换模块输出 tx_fifo_empty 信号该模块使用，tx_fifo_empty 信号变高表明发送接口转换模块已将数据全部送给 PCIE IP。当发送端口转换模块内 FIFO 的数据已经发

送完毕时，利用模块中内置的一个 4 位定时器用来实现对 8 个时钟周期的等待，然后去检测 PCIE IP 内的 FIFO 的状态，当 tx_stream_fifo_empty0 信号变高时表明 PCIE IP 内 FIFO 中的数据已发送完毕，此时向 PCIE IP 发送 MSI 中断请求。状态机在接收到 PCIE IP 对中断的响应信号 app_msi_ack 后回到初始状态。当状态机状态转移到 MSI_WAIT_CORE_ACK 时输出 app_msi_req 状态为高，接收到 app_msi_ack 信号后将 app_msi_req 信号置低。MSI 中断缓冲模块状态机的状态转移如图 4.17 所示。




图 4.17 MSI 中断缓冲模块状态转移图

Fig.4.17 State transition diagram of MSI buffer block

4.4 PCIE 应用层核心模块

PCIE 应用层核心模块主要实现了 DMA 功能和 Rc_slave 数据传输功能，同时该模块也通过例化 FPGA 存储资源实现了设备的 BAR0/1、BAR2/3 存储空间。其中 BAR0/1 作为设备的数据存储空间，大小为 32KB，通过在 FPGA 内部例化了一个 64bit*4096 的双端口 RAM 实现，BAR2/3 作为 DMA 模块的控制和状态寄存器空间，由 FPGA 寄存器实现。

4.4.1 Rc_slave 模块设计

Rc_slave 模块主要完成了普通数据传输功能，可以在 CPU 的控制下直接访问 BAR0/1、BAR2/3 存储空间，DMA 模块不能访问 BAR2/3 存储空间，因此每次链式 DMA 数据传输之前，CPU 必须通过 Rc_slave 模块对 DMA 模块的寄存器进行设置，启动 DMA 数据传输。

考虑到访问数据存储空间 BAR0/1 和寄存器存储空间 BAR2/3 具有不同的时序，但均需要构建 Data/descriptor 接口和 PCIE IP 进行通信，设计中将 Rc_slave 模块通过两个子模块实现： rxtx_mem_intf 和 reg_access 子模块。前者主要负责构建 Data/descriptor 接口，并访问数据存储空间 BAR0/1，若传输事务为存储器读请求，该模块读取 BAR0/1 返回完成事务包 CLPD，若为存储器写事务则根据 TLP 请求写 BAR0/1 数据存储空间。若 TLP 中地址对应寄存器存储空间 BAR2/3，则将数据和地址译出后交给 reg_access 模块，由 reg_access 模块读写寄存器存储空间 BAR2/3。

Rc_slave 模块的两个子模块及其连接如图 4.18 所示。




图 4.18 Rc_slave 模块结构图

Fig.4.18 Structure diagram of Rc_slave

① rctx_mem_intf 子模块

对于根复合体传输过来的 TLP，模块首先对 tx_desc 信号进行译码。tx_desc[135:128]为 BAR 译码位，若 tx_desc[131:130]为高表明该 TLP 访问对象是寄存器存储空间 BAR2/3，则将输出信号 sel_ctl_sts 信号置高，通知 reg_access 模块根据相关寄存器地址对 DMA 寄存器空间 BAR2/3 进行相应操作。若 TLP 为访问对象为数据存储空间 BAR0/1，则模块直接通过存储器接口对数据存储空间 BAR0/1 进行操作。

模块按照 TLP 读写类型的不同(存储器写事务为转发事务，不需要完成包)执行不同的操作。若根据 tx_desc 信号解码 TLP 为存储器写事务(包括所有存储空间)，则模块根据 TLP 的头标长度从中检索出地址并输出，同时从头标中读取数据长度，根据数据对齐方式对数据长度进行修正后用减法计数器对数据长度进行计数，根据数据对齐方式从接下来传输的 tx_data 信号中检索出数据并输出到数据端口，使能存储器写信号对存储器进行写操作，数据长度寄存器计数到 0 即表明存储器写事务执行完成。若接收到的 TLP 为存储器读事务，此时 PCIE 设备需要向根复合体发送带数据的完成包 CplID，此时模块通过两个状态机实现此功能。主状态机主要控制 CplID 包头信息的采集并启动从状态机进行数据传输。为生成 Data/descriptor 发送时序同时对发送数据进行缓冲，设计中例化了一个 64bit*16 的 FIFO，从状态机直接从 FIFO 中读取数据并发送，在数据存储器读端口和寄存器空间输入信号之

间通过控制电路向 FIFO 中写数据。模块结构和仿真时序分别如图 4.19、图 4.20 所示。




图 4.19 rxtx mem intf 子模块框图

Fig.4.19 Block diagram of rxtx_mem_intf subblock




图 4.20 rxtx mem intf 子模块仿真波形图

Fig.4.20 Waveform of rxtx_mem_intf subblock

②reg access 子模块

设计中该子模块主要负责根据 rxtx_mem_intf 模块输出的地址和数据信号读写 DMA 寄存器空间。DMA 寄存器空间包括 DMA 读写控制寄存器和 DMA 读写状态寄存器和错误状态寄存器。模块主要对地址信号进行译码，正确读写相关寄存器。DMA 寄存器地址空间如图 4.21 所示。

地址	寄存器名	31	24	23	16	15	0
0x00	DMA写控制寄存器0	控制区			描述符数		
0x04	DMA写控制寄存器1	DMA写链表在主存地址高32位					
0x08	DMA写控制寄存器2	DMA写链表在主存地址低32位					
0x0C	DMA写控制寄存器3	保留				RCLAST	
0x10	DMA读控制寄存器0	控制区			描述符数		
0x14	DMA读控制寄存器1	DMA读链表在主存地址高32位					
0x18	DMA读控制寄存器2	DMA读链表在主存地址低32位					
0x1C	DMA读控制寄存器3	保留				RCLAST	
0x20	DMA写状态寄存器0	状态区			EPLAST		
0x24	DMA写状态寄存器1	目标存储器 地址宽度	DMA写性能寄存器				
0x28	DMA读状态寄存器0	状态区			EPLAST		
0x2C	DMA读状态寄存器1	最大Tag数目	DMA读性能寄存器				
0x30	错误状态寄存器	保留				错误传输数	

图 4.21 DMA 寄存器空间结构图

Fig.4.21 Structure of DMA register space

4.4.2 链式 DMA 模块设计

链式 DMA 模块系统实现了链式 DMA 数据传输功能，相比于普通的 DMA，链式 DMA 可在没有 CPU 干预的情况下，一次执行多个 DMA 操作，大大提高系统的数据传输效率。链式 DMA 操作通过链式 DMA 描述符表来完成，主机系统在主存储器中开辟一块区域用来存储链式 DMA 描述符表，通过 Rc_slave 模块写 DMA 控制寄存器后，链式 DMA 模块从主存储器中读取链式 DMA 描述符表并开始 DMA 传输操作，操作完成后通过 MSI 中断通知主机系统数据传输完成。链式 DMA 描述符表格式如图 4.22 所示。

偏移量	类型	内容	
0x00	描述符表头	保留	
0x04		保留	
0x08		保留	
0x0C		EPLAST	
0x10	描述符表0	控制区	DMA长度
0x14		端点设备存储器地址	
0x18		主存储器地址高32位	
0x1C		主存储器地址低32位	
0x20	描述符表1	控制区	DMA长度
0x24		端点设备存储器地址	
0x28		主存储器地址高32位	
0x2C		主存储器地址低32位	
...			
0x..0	描述符表N	控制区	DMA长度
0x..4		端点设备存储器地址	
0x..8		主存储器地址高32位	
0x..C		主存储器地址低32位	

图 4.22 链式 DMA 描述符表格式图

Fig.4.22 Format of chaining DMA descriptor table

设计中将模块按照 DMA 类型分为 DMA 读模块和 DMA 写模块实现。其中每个模块都需实现 DMA 寄存器和 DMA 描述符表控制功能，仅在 DMA 读操作和 DMA 写操作模块上有不同，论文以 DMA 写模块为例介绍链式 DMA 模块，DMA 写模块包括 3 个子模块，分别是：dma_prg_reg 子模块，主要实现了 DMA 控制寄存器功能；dma_descriptor 子模块，主要实现读取并存储链式 DMA 描述符表功能；dma_write_requester 子模块，主要实现 DMA 写操作功能和 DMA 写状态寄存器功能。DMA 读写的数据传输方向以端点设备为参考，即 DMA 读操作将从主存储器中读取数据到端点设备，DMA 写操作将数据从端点设备写到主存储器中。

① dma_prg_reg 子模块

dma_prg_reg 子模块主要实现了 DMA 控制寄存器功能。链式 DMA 启动时通过 Rc_slave 功能设置 DMA 控制寄存器实现，DMA 控制寄存器地址及各双字描述如图 4.19 所示，其中控制寄存器的控制区包含了链式 DMA 操作的中断号等信息，其各位的描述如表 4.5 所示。

表 4.5 DMA 写寄存器控制区描述

Table4.5 Description of control field in DMA write control register		
位号	位名	描述
16	保留	
17	MSI_ENA	为 1 使能 MSI 中断
18	EPLAST_ENA	为 1 使能 DMA 读写模块修改描述符表头
[24:20]	MSI_NUM	MSI 中断号
[27:25]	保留	
[30:28]	MSI_TC	MSI 中断类别
31	LA_SYNC	为 0 时链式 DMA 完成后停止，为 1 时重新开始

② dma_descriptor 子模块

该子模块主要负责实现从系统主存储器中读取链式 DMA 描述符表并对其进行存储。为此，设计中该模块可独立控制 PCIE IP 进行通信，主要完成发送存储器读请求 Mrd 事务，并返回带数据的完成 CplD 事务。为实现对链式 DMA 描述符表的存储功能，系统内建了 FIFO 存储器。dma_write_requester 子模块控制该子模块输出读取的 DMA 描述符，并根据描述符的内容完成数据传输。

为了方便系统对 FIFO 内的描述符表进行计数，模块内部例化了一个 77bit*32 的 FIFO，其中低 64 位用来存储描述符表内容，这也意味着 FIFO 最多存储 15 个 DMA 描述符，每次发起的读链式 DMA 事务请求中不超过 15 个 DMA 操作，模块

内设定总是等到 FIFO 空时发送向系统读取链式 DMA 描述符表请求。模块采用了一个状态机实现了对主存储器中链式 DMA 描述符表的读取，该状态机包含 11 个状态，如图 4.24 所示。状态机启动后，模块对状态机各状态进行译码，首先根据控制寄存器中描述符数和描述符在主存中的地址成 MRd 事务包，并发送事务包给根复合体，然后等待根复合体回发 CplD 事务包，并将事务包中的数据即链式 DMA 描述符表存入 FIFO 中，根据控制寄存器中的 RCLAST 位看是否重新开始链式 DMA 传输。模块的仿真波形如图 4.23 所示。




图 4.23 dma_descriptor 子模块仿真波形图

Fig.4.23Waveform of dma_descriptor subblock

③ dma_write_requester 子模块

dma_write_requester 子模块完成了 DMA 写数据传输和生成 MSI 中断的功能，从数据流上分析，该模块从 dma_descriptor 子模块中读取 DMA 描述符，从端点设备存储空间(双端口 RAM)中读取数据并发送给 PCIE IP，因此该模块主要包括双端口 RAM 读信号、dma_prg_reg 子模块读信号、Data/Descriptor 接口发送信号和 MSI 中断信号。模块内部构建了一个 64bit*32 的 FIFO，对从双端口 RAM 读取的数据进行缓冲。




图 4.24 dma_descriptor 子模块状态转移图

Fig.4.24 State transition diagram of dma_descriptor subblock

为完成 DMA 写数据传输和生成 MSI 中断的功能，模块需要执行以下操作：从设备存储空间双端口 RAM 中读取数据并将其写入 FIFO；发送 MWr 事务包头和从 FIFO 中读取数据发送；从 dma_descriptor 子模块中读取 DMA 描述符；生成 MSI 中断。对应每个操作具体均小模块电路实现，为了使各小模块电路能够有序的工作完成 DMA 数据传输功能和 MSI 生成功能，模块内建状态机，各小模块电路均通过对状态机状态译码实现同步。模块的结构如图 4.25 所示。




图 4.25 dma_write_requester 子模块框图

Fig.4.25 Block diagram of dma_write_requester subblock

由于一个 MW_r 事务包每次最多仅能发送 1024 个(DW)数据, 而一次 DMA 操作最多可传输 65536 个(DW)数据, 因此一次 DMA 操作可通过多个 MW_r 事务包传输实现, 模块内部通过两个减法计数器实现了这项操作, 一个 16 位减法计数器对还需发送的数据个数进行计数, 另一个 10 位减法计数器对 TLP 内还能装载的数据个数进行计数, 当这个计数器计数到 0 时发送新的 MW_r TLP。当 DMA 操作完成后, 模块的 MSI 生成电路根据 dma_prg_reg 模块的 MSI_ENA 位看是否产生 MSI 中断, 如需产生中断则通过状态机读取 DMA 控制寄存器 MSI_NUM 位和 MSI_TC 位发送 MSI 中断请求, 得到 PCIE IP 确认信号 app_msi_ack 信号后退出中断。由于 DMA 写状态寄存器为两个 32 位状态寄存器, 设计中模块内通过一个 64 位状态寄存器记录 DMA 状态, 并将 64 位状态机的值直接输出, 由 Rc_slave 模块中的 reg_access 子模块对其进行译码, 方便 CPU 读取。模块仿真波形如图 4.26 所示。




图 4.26 dma_write_requester 子模块仿真波形图

Fig.4.26 Waveform of dma_write_requester subblock

4.5 本章小结

本章是论文的核心部分，在第三章的设计方案和模块划分的基础上对PCIE数据传输系统的各模块的详细设计进行了阐述，包括PCIE IP及Avalon-ST接口、PCIE IP配置模块、PCIE应用层辅助模块以及PCIE应用层核心模块。对各模块划分的子模块中的相关接口、设计思路、状态机描述以及功能仿真进行了详细阐述。

5 验证与测试

完成 PCIE 数据传输系统的结构化模块设计和 RTL 级描述后，需要对设计进行验证，保证设计的正确性。通常 FPGA 设计的验证工作分为软件测试和硬件验证。软件验证主要是利用仿真工具软件对其功能仿真，而硬件验证则将设计下载到 FPGA 内实际工作，查看其工作效果。论文对设计进行了整体的软件仿真测试，并将综合适配后的工程文件下载到 FPGA 内，通过 Quartus II 软件的 Signal Tap II 逻辑分析工具观察其运行时序，最后将 PCIE 板卡插入 PC 机中，通过测试软件对其进行实际测试。

5.1 功能仿真

本设计采用 ModelSim 作为仿真工具。ModelSim 仿真工具是业界目前最通用的仿真器之一，其单内核可支持 Verilog 和 VHDL 混合仿真，Quartus II 软件 10.0 版本后均采用其作为仿真工具。它采用直接优化的编译技术、Tcl/Tk 技术和单一内核仿真技术，具有仿真速度快、精度高、编译的内容与平台无关、便于保护 IP、图形化用户界面、调试功能强大的优点^[32]。

功能仿真也称为前仿真，指通过软件模拟的方式验证所设计电路的逻辑功能是否正确可靠，是否满足设计时序的要求。目前主流的功能仿真是针对 RTL 级代码的仿真，对 RTL 级设计仿真需要为所测模块提供测试模板(Testbench)，软件通过对比激励信号激励待测试系统(DUT)和测试模板(Testbench)产生仿真结果，用户通过分析仿真结果可得知设计逻辑功能是否正确^[33]。如图 5.1 是仿真测试系统框图。为了验证 PCIE 数据传输系统整体逻辑设计是否正确，能否达到整体时序要求，对设计整体进行功能仿真。




图 5.1 仿真测试系统框图

Fig.5.1 Block diagram of simulation

由于系统的 MSI 功能需要 PC 机配合产生相关反馈信号才能正常工作，且在设计 testbench 时考虑到 MSI 模块时序较为简单，易于调试，testbench 未对系统的 MSI 功能进行测试。通过编写 testbench 文件，通过 Modelsim 工具建立仿真工程，

对设计的主题模块——应用层模块端口仿真所得的时序图如图 5.2 所示。




图 5.2 应用层模块仿真波形图

Fig.5.2 Waveform of application layer block

在图中可以可以看出系统开始工作是首先读取 PCIE IP 配置信号，采集到配置空间相关数据后开始启动 DMA 操作传输数据，由于 DMA 传输数据量较小，且传输开始和结束信号(tx/rx_sop、tx/rx_eop)均被封装在数据信号中，这些信号的变化反映在传输数据的变化中，因此 Avalon-ST 端口仅数据信号和传输有效信号发生变化。将波形图针对传输信号进行放大，得到如图 5.3 所示的数据端口仿真波形图，图中可以看出在数据发生变化时(表明数据在有效传输)数据传输有效信号均及时置高，初步证明 Avalon-ST 端口信号传输时序正确。




图 5.3 应用层模块 Avalon-ST 接口仿真图

Fig.5.3 Waveform of application layer block Avalon-ST signals

5.2 FPGA 验证

本设计采用 Altera 公司的 Quartus II 10.0 集成开发环境作为系统的开发工具。Quartus II 提供 HDL 语言输入、原理图输入等设计输入方法。设计主要采用 HDL 语言输入，使用业界最流行的 Verilog 硬件语言进行系统各模块 RTL 级开发。采用 Verilog 设计的最大优点是其与实现工艺无关，这样在 PCIE 数据传输系统的功能设

计、逻辑验证阶段可以不考虑实现方式^[34]。采用 Verilog 语言设计，大大提高了系统设计的可重用性。

设计输入完成后在 Quartus II 环境下对工程进行编译，编译包括综合、适配和时序检查等步骤。其中综合是将硬件描述语言的 RTL 级代码转变为门级网表，其主要作用是将寄存器传输级的结构描述转化为逻辑层的结构描述、以及将逻辑层的结构描述转化为电路的结构描述^[35]，综合要求 Verilog HDL 代码必需是可综合的。适配的过程是对综合后产生的电路网表具体实现的过程，其由 QuartusII 工具根据 FPGA 芯片的内部结构来完成，产生可对 FPGA 进行配置的实际电路文件。时序检查是对将适配后的电路进行分析，并将分析结果和时序约束比较，产生时序分析报告，如果不能通过时序约束则需要对设计进行重新适配甚至需要进行源代码级的修改^[36]。

在 QuartusII10.0 编译的 PCIE 数据传输系统的资源消耗情况报告如图 5.4 所示。由报告可知应用层逻辑(硬核不占用逻辑资源)共占用 5586 个逻辑单元, 282 592bits 片上存储单元, 占所选用 FPGA 芯片相应资源的 39%和 51%。报告中可以看出 PCIE IP 调用了芯片的一组高速收发器，且调用了 PLL 为高速收发器提供时钟。

Quartus II Version	10.0 Build 262 08/18/2010 SP 1 SJ Full Version
Revision Name	top
Top-level Entity Name	top_example_chaining_top
Family	Cyclone IV GX
Device	EP4CGX15BF14C6
Timing Models	Preliminary
Met timing requirements	N/A
▲ Total logic elements	5,586 / 14,400 (39 %)
Total combinational functions	4,255 / 14,400 (30 %)
Dedicated logic registers	4,210 / 14,400 (29 %)
Total registers	0
Total pins	23 / 81 (28 %)
Total virtual pins	1
Total memory bits	282,592 / 552,960 (51 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	1 / 2 (50 %)
Total GXB Receiver Channel PMA	1 / 2 (50 %)
Total GXB Transmitter Channel PCS	1 / 2 (50 %)
Total GXB Transmitter Channel PMA	1 / 2 (50 %)
Total PLLs	1 / 3 (33 %)

图 5.4 PCIE 数据传输系统编译报告图

Fig.5.4 Compilation report of PCIE data transmitting system

为了观察系统在 FPGA 内部的运行时序，在设计中使用了 Signal Tap II 工具。Signal Tap II 也称为嵌入式逻辑分析仪，工作的基本原理是在 FPGA 内部构造电路用指定的采样时钟采样输入的寄存器等信号，并将信号的工作时序通过调试端口发回调试用 PC 机，并在工具的环境下进行波形显示^[37]。该工具极大的方便了开发人员了解程序在 FPGA 内部的实际工作情况，可以据此对分析设计中的问题，进

行修改优化。设计过程中在工程中添加了 Signal Tap II 文件，并设定采样时钟信号为应用层时钟 app_clk(125MHz)，对 PCIE IP 的主要 Avalon-ST 信号采样后进行采样显示。Signal TapII 工具显示 PCIE IP 的工作时序如图 5.5 所示。




图 5.5 PCIE IP 接口工作波形图

Fig.5.5 Waveform of PCIE IP interface

和图 5.2、图 5.3 不同，图 5.5 显示的是 PCIE IP 各端口实际工作时序，图中可以观察到 Avalon-ST 接口的发送和接收信号的起始信号(rx/tx_st_sop)和结束信号(rx/tx_st_eop)。通过对该图进行分析可知，Avalon-ST 端口的数据和数据有效信号以及数据使能信号均和仿真图中一致，而在接收/发送数据的开始和结束时钟内起始信号(rx_st_sop、tx_st_sop)和结束信号(rx_st_eop、tx_st_eop)均正常工作，tx_cred 即时反应了 PCIE IP 的缓冲空间可用信用量，进一步验证了设计时序的正确性。

5.3 实际测试

为确保所设计工程能够快速稳定传输，利用测试软件对所设计的工程进行实际测试，通过大量数据的链式 DMA 传输，从而测试系统的最大传输速度。对比 PCIE 数据传输的理论速度和实际数据传输速度，分析系统的工作性能。

测试软件工作在 PC 机的 Windows XP 环境下，主要包括驱动程序和界面设计。驱动程序采用最易用的 WinDriver 驱动开发工具实现，该开发工具提供设计向导、代码生成和驱动测试等功能，用户只需按照系统的硬件参数设置向导即可生成驱动程序，但该软件生成的驱动程序也存在驱动效率低的缺点^[38]。界面设计采用了 VS2005 实现，界面设计主要包括了界面设计、传输速度计算和链式 DMA 操作实现等部分。由于 PC 机并不支持链式 DMA 数据传输功能，因此需要软件实现链式

DMA 数据传输功能，主要包括开辟内存区域，并按照链式 DMA 描述符表格式要求设置并启动链式 DMA 传输。由于测试软件并非对本传输系统进行定制，故界面上相关字符表述有误，如 StratixIII 应为 Cyclone IV 等，测试软件对 PCIE 数据传输系统实际的测试结果如图 5.6 所示。




图 5.6 系统实际测试结果图

Fig.5.6 Result of system test in practice

由图中可以看出系统的 DMA 数据写速度(数据从 FPGA 写入主存储器)达 207MB/s，DMA 数据读速度达 173MB/s。对测试所得的数据进行分析：PCIE 总线物理层的传输速度为 2.5Gbps，系统为单通路设计，故最高传输速度也为 2.5Gbps。而通过 PCIE 物理层包对所有传输数据进行 8b/10b 编码和 TLP、DLLP 包头包尾封装，系统的极限数据传输速度不足 250 MB/s (2 Gbps)，加上数据链路层包对数据进行的 CRC 校验和包头包尾封装以及 TLP 的包头所消耗的带宽，实际的理论最大传输速度会更低，由于 FPGA 从 PC 机接收数据(DMA 读)需经过接收端口转换和接收数据缓冲模块两层缓冲，而发送数据(DMA 写)仅需发送端口转换一层缓冲，

故测试结果中 DMA 写速度比 DMA 读速度快。对测试结果分析表明,系统设计已经达到了预期效果,充分发挥了 PCIE 数据传输速度快的优点。

5.4 本章小结

本章主要阐述了系统的功能仿真和 FPGA 的时序验证和测试。利用 Modelsim 软件,编写相关测试平台对系统进行仿真,对仿真波形进行分析。FPGA 验证部分主要对 PCIE IP 的接口型号实际工作时序进行观察分析,并给出 PCIE 数据传输系统设计的综合结果。软件测试利用测试软件对设计的系统进行实际测试,给出了测试结果并对测试结构进行分析。

6 总结与展望

PCIE 协议作为新一代 IO 总线标准,全面解决了 PCI 总线带宽不足、负载能力有限等缺点,同时软件上保持了对 PCI 协议的兼容,极大的促进了计算机平台技术的发展。论文设计了一款基于 FPGA 的 PCIE 数据传输系统,实现了高效的链式 DMA 功能,为 PCIE 总线在嵌入式场合的应用提供了一种低成本高效的解决方案。本章对论文所做的工作进行全面总结,并对设计的进一步完善做出探讨和展望。

6.1 论文总结

论文主要工作如下:

① 论文对 PCIE 协议进行全面深入的研究,包括 PCIE 系统拓扑结构、协议分层及各层功能、数据传输包结构、路由和服务质量、PCIE 中断实现方式、PCIE 设备的配置机制和复位、电气和电源管理特性。对协议的透彻理解是 PCIE 数据传输系统设计的理论基础。

② 设计采用低成本的 FPGA 实现 PCIE 数据传输的实现方案,介绍了系统的开发平台和设计流程,对系统功能进行划分,并且按照功能分析对系统进行模块划分,阐述了各模块实现的功能。

③ 根据系统顶层设计和模块划分,设计实现了各个子模块,阐述了各个模块的设计思想和方法。对 PCIE IP 及 Avalon-ST 接口进行了分析,设计实现了配置采集模块和 LMI 配置模块,然后应用层辅助模块的设计实现进行阐述,最后详细的阐述应用层核心模块 DMA 模块和 Rc_slave 模块的设计。

④ 针对系统设计搭建测试平台对其进行总体验证,并将设计进行综合适配后将生成的 sof 文件下载到 FPGA 芯片中进行实际验证,确保系统工作时序正确稳定。满足时序要求后将开发板安装到 PC 机中,用测试软件检测数据传输实际速度,对比理论速度进行分析。

本论文设计的 PCIE 数据传输系统各模块逻辑功能均达到了设计要求,最后的实际测试表明系统达到了相应的带宽指标,为采用低成本 FPGA 实现 PCIE 数据传输提供了一个高效率的实现方案。该方案不仅可应用在传统的计算机平台中,也可应用在诸如视频流数据传输等带宽要求较高的嵌入式系统中,进一步拓宽了 PCIE 总线的应用范围。随着技术的进步和社会发展,基于 FPGA 的 PCIE 数据传输凭借其高传输带宽、高灵活性和低成本等特点,必将越来越多的应用在各种各样的嵌入式系统设计中。

6.2 下一步工作展望

由于 PCIE 协议比较复杂,加之用硬件电路实现相应功能灵活性较低的缺点,设计的开发难度较大。论文的系统仅仅实现了 PCIE 纯粹端点设备的数据传输功能和普通的 MSI 中断功能,还有 PCIE 设备的在线配置、电源管理等功能未充分实现,未能完全发挥 PCIE 数据传输技术的优势。

下一步针对系统的开发可设计相关控制模块实现 PCIE 设备的在线配置、电源管理功能,充分发挥 PCIE 技术灵活和低功耗的优势。所设计的 PCIE 数据传输系统作为计算机系统 PCIE 纯粹端点设备,32K 存储空间采用 FPGA 片上存储器实现,虽然具有存取速度快的优点,但容量较小,限制了其在需要进行大量数据采集传输的系统中应用。为增加 PCIE 端点的存储空间,可在下一步设计中在 FPGA 芯片外部利用 SDRAM、DDR2 等存储芯片实现 PCIE 设备的存储空间,增强系统功能。

致 谢

带着对母校的无限眷恋和对老师同学们的深深感激之情，我即将告别这段难忘的学生生涯，开始人生新的旅程。回首曾经走过的美好岁月，有过欢笑也有过泪水，最难忘的是那些曾给予我无限关怀和帮助的老师以及与我朝夕相伴的朋友、同学。

首先要感谢我的两位导师，在研究生三年的学习和生活中，两位导师张玲教授和何伟教授给予了我无微不至的关怀、指导和帮助，为我提供了一个很好的发展平台。他们严谨求实的治学态度、系统条理的分析思路、为人师表的师者风范都极大地影响和教育了我，令我受益良多。

感谢生我养我的父母，是他们含辛茹苦的养我成长，以身作则的教我做人，省吃俭用的供我读书、育我成才。我成长的每一步都离不开你们在背后的支持和鼓励，你们的期望是我前进中的最大动力。

最后要感谢实验室的兄弟姐妹们，他们在我学习和研究过程中提供了很多意见和帮助，这些都促进了本论文的顺利完成。希望兄弟姐妹们都前程似锦，一帆风顺。

忆往昔峥嵘岁月，很幸运也很感激能在美丽的山城结识我的老师和朋友，再次对他们在学习和生活中的鼓励和帮助致以诚挚的谢意。

李经章

二〇一二年四月 于重庆

参考文献

- [1] 马鸣锦, 朱剑冰, 何红旗等著. PCI、PCI-X 和 PCI Express 的原理及体系结构 [M].北京:清华大学出版社, 2007.
- [2] 赵冬艳.PCIe 高速串行总线技术应用研究[J].战术导弹控制技术,2011,28(1):5-8.
- [3] 周立国, 梁淮宁, 谢冬冬, 等. 基于 PCI Express 接口的数据传输卡设计与实现[J].电子测量技术.2007,11:28-31.
- [4] 沈辉, 张萍. FPGA 在 PCI Express 总线接口中的应用[J].现代电子技术.2012,14:109-111.
- [5] 王伟, 傅其祥. 基于 PCIe 总线的超高速信号采集卡的设计 [J]. 电子设计工程, 2010, 18(5): 43-45.
- [6] 石峰, 吴建飞, 刘凯, 等. 基于 Xilinx FPGA 的 PCIE 接口实现[J].微处理机.2008,6:19-21.
- [7] 汪精华; 胡善清; 龙腾. 基于 FPGA 实现的 PCIE 协议的 DMA 读写模块 [J]. 微计算机信息, 2010. 26(10): 7-9.
- [8] Ravi Budruk、Don Anderson、Tom Shanley 著. PCI Express 系统体系结构标准教材[M].北京:电子工业出版社,2005.
- [9] PCI Express 2.0 Base Specification, Revision 0.9[S].September11,2006.
- [10] <http://www.pcisig.com>.
- [11] 刘子骥, 蒋亚东, 祝红彬等. 基于 PCIE 的红外焦平面探测器测试系统[J]. 红外与毫米波学报, 2010, 29(4): 255-258.
- [12] 杨子元, 包启亮, 王旭等. 基于 PCIE/104 总线的高速数据接口设计[J]. 现代电子技术, 2011, 34(14): 75-78.
- [13] 闵牡丹, 刘一娜. PCIE 总线的设计方法 [J]. 计算机与现代化, 2009, (8): 178-182, 186. DOI:10.3969/j.issn.1006-2475.2009.08.049.
- [14] Jiang C W, Bolpard W. A hybrid method of chaotic particle swarm optimization and linear interior for reactive power optimization[J]. Mathematics and Computers in Simulation, 2005, 68(1): 57-65.
- [15] Thomas L. Floyd 著. Digital Fundamentals(第九版)[M].北京:电子工业出版社, 2006.
- [16] 汪精华, 胡善清, 龙腾等. 基于 FPGA 实现的高速串行交换模块实现方法研究[J]. 电子技术应用, 2010, 36(5): 37-40, 44.
- [17] <http://www.altera.com.cn>.
- [18] Altera Corporation. Cyclone IV Device Handbook [EB/OL]. www.altera.com, 2011.
- [19] Altera Corporation. Cyclone IV GX Transceiver Starter Kit User Guide [EB/OL]. www.altera.com, 2010.

- [20] Altera Corporation. Cyclone IV GX Transceiver Starter Board Reference Manual [EB/OL]. www.altera.com, 2010.
- [21] Altera Corporation. Cyclone IV Design Guideline [EB/OL]. www.altera.com, 2010.
- [22] 吴继华,王城编著. Altera FPGA/CPLD 设计 (高级篇) [M].北京:人民邮电出版社, 2005.
- [23] 杨之康,申明著. 超大规模集成电路设计方法学导论 (第二版) [M].北京:清华大学出版社,1999.
- [24] 陈弘毅, 白国强, 吴行军(译). VLSI 数字信号处理系统设计与实现清华大学[M]. 机械工业出版社 2004.6:9-12, 200~209.
- [25] David R.Smith,Paul D.Franzon 著. 面向数字系统综合的 Verilog 编码风格[M].西安:西安电子科技大学出版社,2007.
- [26] Janick Bergeron. Writing Testbenches, Functional Verification of HDL Models [M].Springer Press, 2001.
- [27] Wouter Suverkropp. Integrating PCIe on-chip[J]. Electronic Products,2008,50(11):41-42.
- [28] Altera Corporation. PCI Express Compiler User Guide [EB/OL]. <http://www.altera.com>, 2010.
- [29] Ian Dobson,Jim Holbrook. PCIe clock distribution in embedded systems[J]. Electrical Design News,2009,54(4):42-46.
- [30] 潘松, 黄继业编著. EDA 技术实用教程 (第三版) [M].北京:科学出版社,2007.
- [31] 吴继华,王城编著. 设计与验证 Verilog HDL[M].北京:人民邮电出版社, 2006.
- [32] 任爱峰,初秀琴,常存等著. 基于 FPGA 的嵌入式系统设计[M].西安:西安电子科技大学出版社,2004.
- [33] 夏雨闻编著. Verilog 数字系统设计教程 (第二版) [M].北京:北京航空航天大学出版社,2008.
- [34] Matt Jones. Pcie Catches Up In Embedded System Design[J].Embedded systems design,2009,22(2):24-26-31.DOI:10.1086/587803.
- [35] Michael Keating, Pierre Bricaud. Reuse Methodology Manual for System-on-a-Chip Design[J].Kluwer Academic Publisher,1998.
- [36] Rick Nelson.Meeting PCIe 2.0 physical- and protocol-layer test challenges[J].Test & Measurement World,2007,27(9):19-0.DOI:10.1007/s10765-007-0255-2.
- [37] 郭佳佳, 胡晓菁, 王永良. 使用 SignalTap II 逻辑分析仪调试 FPGA[J]. 今日电子, 2005, (05):45~47.
- [38] John Roosendaal.PCIe 媒体桥在视频监控和分析系统中的应用[J]. 电子设计应用,2009,(10):88-89.

附 录

作者在攻读硕士学位期间发表的论文目录:

- [1] 张玲, 李经章, 何伟. 基于 STM32 的防盗电系统设计[J]. 传感器与微系统, 2011 年 7 月录用, 未发表。

作者在攻读硕士学位期间参与课题及成果:

- [1] 基于 FPGA 的纳秒窄脉冲测量系统;
荣获 Altera2011 创新设计大赛一等奖;
荣获 Altera2011 创新设计大赛杰出项目奖。
- [2] 基于 NIOS 的自助点菜系统;
荣获 Altera2010 创新设计大赛优胜奖。